


الكتاب العزيز العلامة عبد العزiz بن عبد الله بن عبد الرحمن

# **بيان الحوسيط والعوائق الصغيرة**





الدكتور الدكتور الدكتور  
فؤاد الدين شيخ عبید محمد ناصر العواد محمد علوان عماد الصابوني

# بيان الحواسيب والمعايجات الصغرية

الطبعة الأولى

١٤٢٠ - ١٤١٩  
م ١٩٩٩ - ١٩٩٨

منشورات جامعة دمشق



## كلمة المؤلفين

يهدف هذا الكتاب إلى تقديم المفاهيم الأساسية في بنية الحواسيب والمعالجات الصغرية، أي إعطاء الطالب صورة واضحة عن البنية «المادية» للحاسوب، التي تكون، مع البنية البرمجية، إحدى الدعامتين اللتين تقوم عليهما علوم المعلوماتية.

بني الحاسوب منذ أجياله الأولى على فكرة أساسها ذاكرة يحفظ فيها البرنامج ومعالج ينفذ هذا البرنامج سطراً بعد سطر. ومتزالت هذه الفكرة مسيطرة على بني الحواسيب التقليدية حتى اليوم، وإن ظهرت بُنى، نسميتها بُنى تفرعية، تقوم بتنفيذ عدة مهام برمجية في الوقت نفسه، مؤدية إلى إنقاص مدة التنفيذ، وهو كسب هام في بعض التطبيقات، مثل فك الرسائل المشفرة أو مراقبة حركة إعصار...

بيد أن التطور الذي حصل، منذ الأجيال الأولى للحواسيب، كان في الواقع تطوراً في التقانة، وتمثل أولاً في اختراع الترانزستور في الخمسينيات، الذي حل محل المصابيح المتعددة المساري؛ ثم في تصنيع الدارات المتكاملة في السبعينيات، التي همت في بداياتها عشرات الترانزستورات، وتضم اليوم الملايين منها في رقاقة لاتزيد مساحتها عن بضعة مليمترات مربعة. وجاء أخيراً تصميم المعالج الصغرى في بداية السبعينيات الذي قاد إلى ثورة في عالم المعلوماتية تمثلت في ظهور الحاسوب الشخصى الذي ترافق أجياله وأجيال المعالج الصغرى منذ ذاك الوقت.

زالت سرعة التنفيذ في أجيال المعالجات وتطورت التطبيقات المنفذة بواسطتها، فاصبح بالإمكان مثلاً تنفيذ عمليات حسابية كانت تحتاج إلى برنامج كامل في أجيال المعالجات الأولى، مثل التقسيم الحسابي والقيمة المطلقة... كذلك زاد عدد الخانات الثنائية التي تتعامل معها المعالجات في لحظة ما، من أربع خانات في البدايات الأولى إلى أربع وستين خانة (أو أكثر) حالياً. وهناك من يتحدث اليوم عن معالجات فوتونية ومعالجات كمومية نأمل منها أن تزيد أكثر من سرعة المعالج.

يتمحور كتابنا هذا، وهو مرجع الطالب في مادة «فيزياء الحواسيب»، حول المعالج الصغرى، نواة النظم الحاسوبية الشائعة. والكتاب هو حصيلة خبرتنا التدريسية في المعهد العالي للعلوم التطبيقية والتكنولوجيا، وينقسم إلى جزأين وملحق يُرجع إليها عند الحاجة. يعالج الجزء الأول موضوع الدارات المنطقية التي تكون اللبنات الأساسية المستخدمة في بناء المعالج الصغرى، في حين يُخصص الجزء الثاني للمعالجات الصغرية وبنيان الحواسيب.

يتناول الجزء الأول الجبر الثنائي والدوال المنطقية وأشكالها البسطة، وكذلك الدارات المنطقية الأساسية والدارات المنطقية التركيبية الشهيرة التي يعتمد خرجها في لحظة ما على دخلها في تلك اللحظة. ننتقل بعد ذلك إلى معالجة الدارات التتابعية، التي يعتمد خرجها في لحظة ما على دخلها في تلك اللحظة وعلى ما تعرضت له مداخل هذه الدارات في الماضي. ونعالج في نهاية هذا الجزء الدارات التتابعية المتزامنة، أي التي تعمل على إيقاع «ساعة». تقوم مقام ضابط الإيقاع في الفرقة الموسيقية.

أما في الجزء الثاني، فندرس المعالجات الصغرية، ونأخذ مثلاً عليها المعالج الشهير INTEL 8086، الذي قامت على أجياله المختلفة الحواسيب الشخصية؛ وننطرق إلى الوحدات الحيوطية المرتبطة بالمعالج، التي تختص بنقل المعلومات بين العالم الخارجي والمعالج.

يلي ذلك دراسة برمجة المعالج 8086 بلغة المجمع، وهي اللغة التي يفهمها البرمجة والمعالج في الوقت نفسه. ونعرض أخيراً لحة إلى المعالجات المتطرفة في مجال الحواسيب التفرعية والحواسيب ذات مجموعة التعليمات الموجزة.

أما الملحق، فيُخصص أولها للتذكرة بأنظمة العد والترميز؛ أما ثانيةها فيهدف إلى تقديم فكرة موجزة عن تقانات تنفيذ وتحقيق المؤشرات المنطقية أو البوابات المنطقية؛ على حين يصف الملحق الثالث الشكل الخارجي للمعالج 8086 ويشرح وظائف مراقبته؛ ونقدم في الملحق الرابع مجموعة تعليمات المعالج 8086 التي يمكن الرجوع إليها كدليل للاستخدام. ونختتم كتابنا بمقترن لمواضيع الجلسات العملية التي ترافق الدروس النظرية.

نود هنا أن نقدم بخالص الشكر لزملائنا في المعهد العالي لما قدموه من مساعدة ولاحظات، ونخص بالذكر الدكتور مروان زبيبي لتابعته الحثيثة لتقديم عملنا، والدكتور حسام الدين الفوال لما بذله من جهد في مسح الأشكال. وكذلك نشكر الآنسة إيمان الصواف التي بذلت مجهوداً كبيراً، تميز بالدقة والكفاءة، في إدخال المخطوط اليدوي إلى الحاسوب؛ ونشكر كذلك السيد رفيع السوادي لجهده في التدقيق الأولى لعملية الإدخال إلى الحاسوب.

نرجو أن تكون قد وفقنا في عملنا؛ ونأمل بمساعدة القراء، من أساتذة وطلاب، الوصول بهذا الكتاب في الطبعات القادمة إلى وضع أفضل، وتجاوز ما قد يكون فيه من هنات وثغرات.

دمشق في ٢ شباط ١٩٩٩

المؤلفون

## المحتويات

### الجزء الأول: الدارات المنطقية

|    |  |
|----|--|
| 3  | <b>الفصل الأول: تذكرة بالجبر الثنائي</b> |
| 3  | 1 مقدمة                                  |
| 3  | 2 جبر بول الثنائي                        |
| 5  | 3 قانونا دومورغان                        |
| 5  | 4 الدوال والصيغ المنطقية                 |
| 5  | 5 جدول الحقيقة لدالة منطقية              |
| 6  | 6 المطابقات الشهيرة                      |
| 7  | 7 الدوال المنطقية                        |
| 7  | 1-7 الدوال المنطقية الشهيرة بمتغيرين     |
| 7  | 2-7 الدوال المنطقية بأكثر من متغيرين     |
| 8  | 8 الشكل القانوني لدالة منطقية            |
| 9  | 9 مجموعات المؤثرات                       |
| 9  | 1-9 مجموعات المؤثرات التامة              |
| 10 | 2-9 مجموعات المؤثرات التامة والصفرى      |
| 10 | 10 التمثيل الصندوقي للمؤثرات المنطقية    |

|    |  |  |
|----|--|--|
| 15 | <b>الفصل الثاني: تبسيط الدوال المثلثية</b>           |  |
| 15 | 1 مقدمة  |  |
| 16 | 2 الصيغة الصغرى لدالة مثلثية                         |  |
| 17 | 1-2 إيجاد الصيغة الصغرى باستخدام المطابقات الشهيرة   |  |
| 19 | 2-2 إيجاد الصيغة الصغرى باستخدام مخططات كارنو        |  |
| 26 | 3 أوضاع عدم الحدوث                                   |  |
| 29 | <b>الفصل الثالث: الدارات التركيبية الشهيرة</b>       |  |
| 29 | 1 مقدمة  |  |
| 30 | 2 دارة جمع الأعداد الثنائية                          |  |
| 33 | 3 دارة مفكك الترميز                                  |  |
| 36 | 4 دارة الناخب  |  |
| 38 | 5 الذاكرة  |  |
| 43 | <b>الفصل الرابع: الدارات التتابعية الشهيرة</b>       |  |
| 43 | 1 مقدمة  |  |
| 46 | 2 دارة القلاب RS                                     |  |
| 49 | 1-2 القلاب المتزامن بطريقة السيد والتابع             |  |
| 50 | 2-2 القلاب المتزامن بالجهة الصاعدة أو بالجهة الهابطة |  |
| 52 | 3 دارة القلاب JK المتزامن                            |  |
| 55 | 4 دارة القلاب D المتزامن                             |  |
| 56 | 5 استخدام القلابات في العمليات التتابعية             |  |
| 56 | 1-5 العدادات   |  |
| 57 | 2-5 تصميم العدادات                                   |  |
| 62 | 3-5 سجلات الانزياح                                   |  |

|    |  |     |
|----|--|-----|
| 65 | <b>الفصل الخامس: الدارات التتابعية المتزامنة</b> |     |
| 65 | مقدمة  | 1   |
| 67 | تصميم الدارات التتابعية المتزامنة                | 2   |
| 69 | تنفيذ الدارات التتابعية باستخدام القلابات        | 3   |
| 69 | التنفيذ باستخدام القلابات JK                     | 1-3 |
| 73 | التنفيذ باستخدام القلابات D                      | 2-3 |
| 76 | ترميز جدول الأوضاع                               | 4   |
| 77 | أوضاع التكافؤ                                    | 5   |

## الجزء الثاني: المعالجات الصغرية وبنية الحواسيب

|     |   |     |
|-----|---|-----|
| 83  | <b>الفصل الأول: وحدة المعالجة المركزية - المعالج 8086</b> |     |
| 83  | مقدمة   | 1   |
| 85  | تذكرة ببنية الحاسوب                                       | 2   |
| 87  | وحدة المعالجة المركزية للمعالج 8086                       | 3   |
| 89  | وحدة التواجه مع المسرى                                    | 1-3 |
| 93  | وحدة التنفيذ  | 2-3 |
| 97  | إشارات مسرى المعالج 8086                                  | 4   |
| 97  | عملية القراءة من الذاكرة                                  | 1-4 |
| 99  | عملية الكتابة في الذاكرة                                  | 2-4 |
| 101 | <b>الفصل الثاني: الوحدات الحيوطية والدخل/الخرج</b>        |     |
| 101 | مقدمة   | 1   |
| 103 | عمليات الدخل/الخرج المبرمجة                               | 2   |
| 104 | عنونة الدخل/الخرج   | 1-2 |

|     |   |     |  |
|-----|---|-----|--|
| 105 | تعليمات الدخل/الخرج الأساسية                      | 2-2 |  |
| 107 | تعليمات دخل/خرج إضافية                            | 3-2 |  |
|     | دارات الدخل/الخرج المبرمجة                        | 3   |  |
| 108 | و عمليات الدخل/الخرج المحكمة بالصافحة             |     |  |
| 108 | طرق نقل المعطيات                                  | 1-3 |  |
| 116 | أنماط عمل الدارة 8255A                            | 2-3 |  |
| 117 | كلمة التحكم في الدارة 8255A                       | 3-3 |  |
| 120 | المتحكم المبرمج في المقاطعة                       | 4   |  |
| 121 | المقاطعات المتعددة                                | 1-4 |  |
| 125 | ربط الدارة 8259A إلى النظام                       | 2-4 |  |
| 129 | المؤقت/العداد المبرمج                             | 5   |  |
| 130 | بنية الدارات 8253 و 8254                          | 1-5 |  |
| 131 | ربط المؤقت/العداد المبرمج 8254 إلى النظام         | 2-5 |  |
| 132 | تهيئة المؤقت/العداد المبرمج 8254                  | 3-5 |  |
| 136 | أنماط عمل المؤقت/العداد المبرمج 8254 وتطبيقاته    | 4-5 |  |
| 141 | <b>الفصل الثالث: مدخل إلى البرمجة بلغة المجمع</b> |     |  |
| 141 | مقدمة   | 1   |  |
| 141 | لغات البرمجة                                      | 2   |  |
| 141 | لغة الآلة   | 1-2 |  |
| 142 | لغة المجمع  | 2-2 |  |
| 143 | اللغات العالية المستوى                            | 3-2 |  |
| 144 | مبدأ التجزئة                                      | 3   |  |
| 147 | أنماط العنونة                                     | 4   |  |
| 147 | العنونة الفورية                                   | 1-4 |  |
| 147 | العنونة بالسجل                                    | 2-4 |  |

|   |   |
|---|---|
| 148   | 3-4 العنونة المباشرة                                |
| 150   | 4-4 العنونة غير المباشرة بالسجل                     |
| 152   | 5-4 العنونة بالدليل                                 |
| 153   | 5 مراحل تطوير برنامج بلغة المجمع                    |
| 153   | 1-5 تعريف المسألة                                   |
| 153   | 2-5 تمثيل عمليات البرنامج                           |
| 163   | 3-5 إيجاد التعليمات المناسبة                        |
| 163   | 4-5 كتابة البرنامج                                  |
| <b>الفصل الرابع: تقنيات البرمجة بلغة المجمع</b> |   |
| 171   | 1 مقدمة   |
| 171   | 2 الرايات وعمليات القفز                             |
| 172   | 1-2 الرايات المشروطة                                |
| 175   | 2-2 تعليمات القفز اللامشروط                         |
| 178   | 3-2 تعليمات القفز المشروط                           |
| 179   | 3 الحلقات   |
| 179   | 1-3 حلقة "مادام - افعل"                             |
| 183   | 2-3 حلقة "كرر - إلى أن"                             |
| 185   | 3-3 حلقة "من أجل - افعل"                            |
| 188   | 4-3 تعليمات الحلقة                                  |
| 188   | 5-3 تطبيقان شهيران                                  |
| 192   | 4 الشروط  |
| 192   | 1-4 الشرط "إذا كان - افعل"                          |
| 193   | 2-4 البنية الشرطية "إذا كان - افعل - وإلا"          |
| 195   | 2-4 البنية الشرطية "إذا كان - افعل - وإلا" المتعددة |
| 199   | 5 التعليمات الموسعة                                 |

|      |  |     |
|------|--|-----|
| 202  | البرامج الفرعية والإجرائيات                      | 6   |
| 203  | طريقة عمل البرامج الفرعية                        | 1-6 |
| 206  | استخدام المكدس في البرامج الفرعية                | 2-6 |
| 208  | الطلب القريب للإجراءات                           | 3-6 |
| 214  | عمل المكدس                                       | 4-6 |
| 215  | استخدام تعليمتي الدفع داخل/خارج المكدس           | 5-6 |
| 218  | تعرير المعاملات إلى/من الإجرائيات                | 6-6 |
| 229  | طلب الإجرائيات البعيدة                           | 7-6 |
| 231  | المقاطعات وخدمتها                                | 7   |
| 231  | وصف مقاطعات المعالج 8086                         | 1-7 |
| 245  | أنواع المقاطعات في المعالج 8086                  | 2-7 |
| <br> |  |     |
| 257  | <b>الفصل الخامس: الحواسيب التفرعية</b>           |     |
| 257  | مقدمة  | 1   |
| 258  | مبادئ الحواسيب التفرعية                          | 2   |
| 258  | قانون أمدال                                      | 1-2 |
| 259  | مبدأ المعالجة التواردية                          | 2-2 |
| 262  | تطبيق التوارد على المعطيات                       | 3-2 |
| 263  | البنيان السلمي الفائق                            | 4-2 |
| 265  | بنيان هارفرد                                     | 5-2 |
| 266  | تصنيف البنى التفرعية                             | 3   |
| 267  | البنية ذات التعليمات الموحدة والمعطيات الموحدة   | 1-3 |
| 267  | البنية ذات التعليمات الموحدة والمعطيات المختلفة  | 2-3 |
| 268  | البنية ذات التعليمات المختلفة والمعطيات الموحدة  | 3-3 |
| 268  | البنية ذات التعليمات المختلفة والمعطيات المختلفة | 4-3 |
| 269  | أنواع المعالجة التفرعية                          | 4   |

|     |  |   |
|-----|--|---|
| 271 | الفصل السادس: بنية الحواسيب ذات مجموعة التعليمات الموجزة |   |
| 271 | مقدمة  | 1 |
| 275 | مدرستا التصميم الرائدين                                  | 2 |
| 275 | 1-2 مدرسة بيركلي   |   |
| 277 | 2-2 مدرسة ستانفورد                                       |   |
| 279 | 3 الخصائص الأساسية لبنيان RISC                           | 3 |
| 279 | 1-3 مبادئ التصميم  |   |
| 280 | 2-3 مجموعة التعليمات                                     |   |
| 282 | 3-3 انتظام البنية الداخلية                               |   |
| 287 | 4 البنيان RISC في مقابل CISC                             | 4 |
| 287 | 1-4 زيادة حجم البرامج بلغة الآلة                         |   |
| 287 | 2-4 النفاد إلى الذاكرة                                   |   |
| 287 | 3-4 زيادة تعقيد المترجمات                                |   |
| 288 | 5 خاتمة  | 5 |

## الملحق

|     |  |   |
|-----|--|---|
| 291 | الملحق الأول: تذكرة بأنظمة العد والترميز           |   |
| 291 | مقدمة  | 1 |
| 292 | 2 الخواص العامة لتمثيل الأعداد                     | 2 |
| 293 | 3 التمثيل الثنائي                                  | 3 |
| 293 | 1-3 الانتقال من التمثيل الثنائي إلى التمثيل العشري |   |
| 293 | 2-3 الانتقال من التمثيل العشري إلى التمثيل الثنائي |   |
| 294 | 3-3 العمليات الحسابية في النظام الثنائي            |   |

|   |  |     |
|---|--|-----|
| 297   | مفاهيم أساسية في الترميز العددي              | 4   |
| 297   | الترميز الموزون للأعداد العشرية              | 1-4 |
| 298   | الترميز غير الموزون                          | 2-4 |
| 299   | التراميز العددية غير العشرية                 | 3-4 |
| 300   | التحويل بين الترميز الطبيعي والترميز المنعكس | 4-4 |
| 303   | تراميز كشف الأخطاء                           | 5   |
| <b>الملحق الثاني: التنفيذ التقاني للمؤشرات المنطقية</b> |  |     |
| 307   | مقدمة  | 1   |
| 307   | تنفيذ المؤشرات المنطقية بتقنية الأزرار       | 2   |
| 309   | تنفيذ المؤشرات المنطقية بانصاف الناقل        | 3   |
| 313   | تقنية الديود-الديود                          | 1-3 |
| 315   | تقنية الديود-الترانزستور                     | 2-3 |
| 317   | تقنية الترانزستور-الترانزستور                | 3-3 |
| 318   | تقنية المعدن-الأكسيد-نصف الناقل              | 4-3 |
| 320   | خواص مواصفات البوابات المنطقية               | 4   |
| 321   | زمن الانتشار                                 | 1-4 |
| 321   | مستوى إشارة الدخل والخرج                     | 2-4 |
| 323   | جهد التغذية                                  | 3-4 |
| 324   | الاستطاعة المبددة                            | 4-4 |
| 324   | درجة حرارة الوسط                             | 5-4 |
| 325   | الدارات المتكاملة                            | 5   |

|     |  |
|-----|--|
| 327 | الملحق الثالث: وصف مرابط المعالج 8086      |
| 333 | الملحق الرابع: مجموعة تعليمات المعالج 8086 |
| 333 | 1 تعليمات نقل المعطيات                     |
| 333 | 1-1 تعليمات النقل لثمانية أو لكتمة         |
| 335 | 2-1 تعليمات الدخل والخرج                   |
| 336 | 3-1 تعليمات خاصة                           |
| 338 | 4-1 تعليمات نقل الريابات                   |
| 339 | 2 التعليمات الحسابية                       |
| 339 | 1-2 تعليمات الجمع                          |
| 343 | 2-2 تعليمات الطرح                          |
| 347 | 3-2 تعليمات الضرب                          |
| 348 | 4-2 تعليمات القسمة                         |
| 351 | 3 التعليمات المنطقية                       |
| 351 | 1-3 التعليمات المنطقية الأساسية            |
| 353 | 2-3 تعليمات الإزاحة                        |
| 355 | 3-3 تعليمات الدوران                        |
| 357 | 4 تعليمات سلاسل المحارف                    |
| 362 | 5 تعليمات التحكم في تسلسل التنفيذ          |
| 362 | 1-5 تعليمات الاستدعاء والعودة              |
| 363 | 2-5 تعليمات القفز                          |
| 371 | 3-5 تعليمات التكرار                        |
| 373 | 4-5 تعليمات المقاطعة                       |
| 375 | 6 تعليمات التحكم في المعالج                |
| 375 | 1-6 تعليمات الريابات                       |

- |     |   |
|-----|---|
| 377 | 2-6      تعلیمات التزامن مع الإشارات الداخلية |
| 379 | 3-6      تعلیمة بلا عمل                       |
|     |   |
| 381 | برنامی جلسات العملی                           |
|     |   |
| 385 | المراجع                                       |



الجزء الأول

الدارات المنطقية

Converted by Tiff Combine - (no stamps are applied by registered version)

## الفصل الأول

# تذكرة بالجبر الثنائي

### 1 مقدمة

يكون الحكم في قضايا عديدة بأحد أمرين: إما «الإيجاب» أو «النفي»، ويأخذ هذا الحكم أشكالاً مختلفة. فنتائج عملية حسابية هو «صواب» أو «خطأ»؛ وشرط النجاح هو «محقق» أو «غير محقق»؛ وباب السيارة هو «مغلق» أو «مفتوح»؛ والاتصال بين حاسوب وأخر هو «قائم» أو «غير قائم»... ويعبر عادة عن ذلك رياضياً باعطاء حكم الإيجاب القيمة  $'1'$  وحكم النفي القيمة  $'0'$ .

### 2 جبر بول الثنائي

لتكن المجموعة  $\{0,1\} = A$  مجموعة قيم المتغيرات المنطقية<sup>1</sup>، ولتعرف عليها العمليات التالية:

#### • الجمع المنطقي:

جمع متغيرين  $a, b$  (ويشار إليه بـ  $a+b$ ) عملية نتيجتها 1 إذا كان  $a$  أو  $b$  (أو كلاهما) مساوياً للواحد؛ ونتيجة 0 إذا كان كلا المتغيرين مساوياً للصفر. نلاحظ أن الصفر لا يؤثر في ناتج العملية، وهو من ثم

1 انظر الملحق الأول للتذكرة بانظمة العد والترميز.

عنصر حيادي بالنسبة إلى الجمع.

• الضرب المنطقي:

ضرب متغيرين  $a, b$  (ويشار إليه بـ  $a.b$  أو  $ab$ ) عملية نتيجتها 1 إذا كان المتغيران معاً مساوين للواحد. للضرب إذن عنصر حيادي هو الواحد.

للعملتين السابقتين الخواص التالية:

- التجميعية:

$$a + (b + c) = (a + b) + c$$
$$a \cdot (b \cdot c) = (a \cdot b) \cdot c$$

- التبديلية:

$$a + b = b + a$$
$$a \cdot b = b \cdot a$$

- التوزيعية:

الضرب بالنسبة إلى الجمع:

$$a \cdot (b + c) = a \cdot b + a \cdot c$$

الجمع بالنسبة إلى الضرب:

$$a + c \cdot b = (a + c) \cdot (a + b)$$

يمكن البرهنة على العلاقات السابقة مباشرة بمناقشة كافة الحالات الممكنة. (للحظ أن الخاصة الأخيرة لا نجدها إلا في الجبر الثنائي).

• التتميم:

لكل عنصر  $a$  متم وحيد (نرمز له بـ  $\bar{a}$  أو  $a^{-1}$ ) يحقق ما يلي:

$$\bar{a} + a = 1$$
$$a \cdot \bar{a} = 0$$

تكون المجموعة  $A$  والعمليات  $+$  و  $\cdot$  والتميم جبراً نسبياً بحسب

بول Boole الثنائي، ونرمز إليه بـ  $\rightarrow$ , .., +,  $\{0,1\}$ , .B =

### 3 قانوناً دو مورغان De Morgan

نصادف في كثير من الأحيان صيغًا تضم عملية نفي الضرب أو عملية نفي الجمع. العملية الأولى تساوي جمع النفي أما العملية الثانية فتساوي جداء النفي. يعبر عن ذلك قانوناً دومورغان:

$$\begin{array}{ll} \text{الأول :} & \overline{a.b} = \overline{a} + \overline{b} \\ \text{الثاني :} & \overline{a+b} = \overline{a} \cdot \overline{b} \end{array}$$

يمكن البرهنة على صحة القانونين السابقين إما جبرياً أو باستخدام جدول الحقيقة لكل طرف من طرفي العلاقة والتتحقق من تطابقهما (انظر 5 أدناه).

### 4 الدوال والصيغ المنطقية

الدوال والصيغ المنطقية هي دوال مجموعة المنطلق فيها  $\{0,1\}^P$  ومجموعة المستقر  $\{0,1\}$ ، كالدالة التالية:

$$m(a,b,c) = a.b.\overline{c} + a.\overline{b}.c + \overline{a}.b.c + a.b.c$$

حيث  $a, b, c$  متغيرات منطقية.

تسمى هذه الدالة بدالة الأكثرية، ذلك لأنها تكون محققة إذا كان متغيران على الأقل من المتغيرات الثلاثة محققين.

مثال آخر على الدوال المنطقية دالة لاغرانج ذات المتغيرات الثلاثة  $a, b, c$  التي تأخذ قيمة  $b$  إذا كان  $a$  محققاً وتأخذ قيمة  $c$  إذا كان  $a$  غير محقّق. يعبر عن ذلك بالشكل التالي:

$$U(a,b,c) = a.b + \overline{a}.c$$

### 5 جدول الحقيقة لدالة منطقية

يمكن أن نعدّ دالة  $b$  متغيراً منطقياً، جدواً بمدخلين مؤلفاً من

$2^{\text{ن}}$  خانة تقابل الأعمدة فيه مختلف تراكيب بعض المتغيرات في حين تقابل الأسطر مختلف تراكيب المتغيرات الباقية. يوضع في كل خانة من خانات الجدول القيمة 1 إذا كانت الدالة محققة والقيمة 0 في الحالة المعاكسة.

لنضرب مثلاً على ذلك دالة الأكثرية:

$$m(a,b,c) = a.b.\bar{c} + a.\bar{b}.c + \bar{a}.b.c + a.b.c$$

التي لها جدول الحقيقة التالي:

| c \ ab | 00 | 01 | 11 | 10 |
|--------|----|----|----|----|
| 0      | 0  | 0  | 1  | 0  |
| 1      | 0  | 1  | 1  | 1  |

حيث تأخذ الدالة القيمة 1 إذا كان اثنان من المتغيرات متساويين للواحد.

## 6 المطابقات الشهيرة

تصادف في كثير من الدوال البولانية تعابير أو حدوداً متكافئة بالرغم من الاختلاف الظاهر في شكل صيغها. وفيما يلي أكثر تلك الصيغ شيئاً، والتي تسمى بالمطابقات الشهيرة:

$$a + 1 = 1, a + 0 = a, a \cdot 1 = a, a \cdot 0 = 0$$

$$a + a = a, a \cdot a = a$$

$$a + a \cdot b = a, a + \bar{a} \cdot b = a + b, (a + \bar{b}) \cdot b = a \cdot b$$

$$\bar{a} \cdot b + a \cdot \bar{b} = (a + b)(\bar{a} + \bar{b}), \bar{a} \cdot b + a \cdot \bar{b} = (a + \bar{b})(\bar{a} + b)$$

يمكن البرهنة على التطابق مباشرة، أو بالاستعانة بجدول الحقيقة لكل طرف والتتحقق من التطابق.

## 7 الدوال المنطقية

### 1-7 الدوال المنطقية الشهيرة بمتغيرين

يمكن إيجاد سبعة عشرة دالة بمتغيرين بولانيين  $a, b$ , ذلك أن الجدول الحقيقة في هذه الحالة أربع خانات، وكل خانة يمكن أن تأخذ القيمة 0 أو القيمة 1. سنذكر فيما يلي أهم تلك الدوال:

- النفي  $\bar{a} = f_1$ , ويشار إليها بـ NOT.
  - الجمع  $b = f_2 = a + \bar{b}$ , ويشار إليها بـ OR.
  - نفي الجمع  $\bar{a} + \bar{b} = f_3$ , لذا يشار إليها بـ NOR.
  - الضرب  $ab = f_4 = a \cdot b$ , ويشار إليها بـ AND.
  - نفي الضرب  $\bar{a} \cdot \bar{b} = f_5$ , لذا يشار إليها بـ NAND.
  - الجمع الثنائي التام  $\bar{a} \cdot b + a \cdot \bar{b} = f_6 = a \cdot b + a \cdot \bar{b}$ , ويشار إليها بـ XOR.
- تسمى الدوال الشهيرة NOT, OR, AND, NOR, NAND, XOR بالمؤثرات المنطقية. وتُستخدم في التأثير في متغيرين أو أكثر.

### 2-7 الدوال المنطقية بأكثر من متغيرين

لتكن المتغيرات المنطقية  $x_1, x_2, x_3, \dots, x_n$ . يمكن تعريف عمليات الضرب والجمع المنطقية كما في حالة متغيرين، مع الاستفادة من كون كلتا العمليتين تجمعيتين:

$$\sum_{i=1}^n x_i = x_1 + x_2 + \dots + x_n$$

$$\prod_{i=1}^n x_i = x_1 \cdot x_2 \cdot x_3 \cdot \dots \cdot x_n$$

يُعمم قانوناً دومورغان كما يلي:

$$\sum_{i=1}^n \overline{x_i} = \overline{x_1}, \overline{x_2}, \overline{x_3}, \dots, \overline{x_n}$$

$$\prod_{i=1}^n \overline{x_i} = \overline{x_1} + \overline{x_2} + \overline{x_3} + \dots + \overline{x_n}$$

يمكن كتابة أي دالة منطقية بأحد شكلين: مجموع جداءات (الشكل المنفصل)، أو جداء مجاميع (الشكل المتصل).

- **الشكل المنفصل:**

في هذا الشكل، تُكتب الدالة على شكل مجموع جدائات (Sum Of Product) بين المتغيرات المنطقية بشكلها الصحيح أو المتمم، كما في المثال التالي:

$$f(x_1, x_2, x_3) = x_1 \cdot \overline{x_2} + x_1 \cdot x_2 \cdot \overline{x_3}$$

- **الشكل المتصل:**

في هذا الشكل، تُكتب الدالة على شكل جداء مجاميع (Product Of Sum) بين المتغيرات المنطقية بشكلها الصحيح أو المتمم، كما في المثال التالي:

$$g(x_1, x_2, x_3) = (\overline{x_1} + x_2) \cdot (\overline{x_1} + \overline{x_2} + x_3)$$

نسمى حداً في الدالة المنطقية أيًّ جداء للمتغيرات المنطقية بشكلها الصحيح أو المتمم في حالة الشكل المنفصل، كالحد  $\overline{x_1} \cdot x_2 \cdot \overline{x_3}$ ؛ أو أيًّ مجموع للمتغيرات المنطقية بشكلها الصحيح أو المتمم في حالة الشكل المتصل، كالحد  $\overline{x_1 + x_2 + x_3}$ .

## 8 الشكل القانوني لدالة منطقية

وهو الشكل الذي تظهر في كل حد من حدوده كافة المتغيرات المنطقية بأحد الشكلين الصحيح أو المتمم.

مثال: للدالتين المذكورين أنفًا الشكل القانوني التالي:

$$f(x_1, x_2, x_3) = \overline{x_1} \cdot \overline{x_2} \cdot \overline{x_3} + x_1 \cdot \overline{x_2} \cdot \overline{x_3}$$

$$g(x_1, x_2, x_3) = (\overline{x_1} + x_2 + x_3) \cdot (\overline{x_1} + \overline{x_2} + x_3)$$

وتتساوى دالتان منطقيتان إذا كان لهما الشكل القانوني نفسه.

## 9 مجموعات المؤثرات

### 1-9 مجموعات المؤثرات التامة

نقول عن مجموعة من المؤثرات المنطقية  $\Sigma$  إنها تامة، إذا سمحت بالوصول إلى مجلـم العمليـات المنطقـية الأساسية من جـمع وـضرـب وـتـتمـيم  $\{\neg, +, \cdot, \cdot\} = \Omega$ .

فالمجموعة  $\{\neg, +\} = \Sigma_1$  هي مجموعة تامة، ذلك أنه يمكن استنتاج الضرب من الجمع والتتميم على النحو التالي:

$$\overline{a+b} = a \cdot b$$

نلاحظ أن المجموعة السابقة هي مجموعة NOR، ومن ثم يمكن تمثيل آية دالة منطقية باستخدام نوع واحد فقط من المؤثرات هو NOR. والمجموعة  $\{\neg, \cdot\} = \Sigma_2$  هي كذلك مجموعة تامة، ذلك أنه يمكن استنتاج الجمع من الضرب والتتميم على النحو التالي:

$$\overline{a \cdot b} = a + b$$

نلاحظ أن المجموعة السابقة هي مجموعة NAND، ومن ثم يمكن تمثيل آية دالة منطقية باستخدام المؤثر NAND فقط. أما المجموعة  $\{\cdot, +\} = \Sigma_3$  فهي ليست تامة، إذ لا يمكن استنتاج التتميم من الضرب والجمع.

تمرين: هل المجموعة  $\{\cdot, +\}$  تامة؟ (العملية  $\oplus$  ترمز لـ XOR.)

## 2-9 مجموعات المؤثرات التامة والصغرى

نقول عن مجموعة مؤثرات تامة  $\Sigma$  إنها صفرى إذا لم يكن ممكناً إيجاد مجموعة جزئية منها  $\Sigma_1$  تامة وعدد عناصرها أقل من عدد عناصر المجموعة  $\Sigma$ . فالمجموعة  $\{+, \cdot\}$  تامة ولكنها ليست صفرى، لأن كلتا المجموعتين الجزئيتين  $\{\cdot, +\}$  و  $\{+, \cdot\}$  تامتان. ولكن هاتين المجموعتين تامتان وكل منهما مجموعة صفرى، إذ لا يمكن اشتقاق مجموعة جزئية تامة من أيٍ منها.

تمرين: هل المجموعة  $\{., \oplus\}$  صفرى؟

## 10 التمثيل الصندوقي للمؤثرات المنطقية

نستخدم عند رسم المخططات المنطقية تمثيلاً متعارفاً عليه على شكل «رموز صندوقية» يمكن بالنظر إليها من معرفة كل مؤثر، ومعرفة الدالة المنطقية التي تحققها جملة من المؤثرات المتراكبة. يطلق على الرمز الصندوقي (وعلى المكون المادي الذي يحقق المؤثر<sup>2</sup>) تسمية البوابة المنطقية Logical Gate.


يمكن لهذه البوابات (ما عدا مؤثر التتميم) أن تكون ذات مدخلين أو أكثر، ولكن عدد المدخل يكون محدوداً عادة لأسباب تقنية.

• مؤثر التتميم أو النفي أو بوابة NOT:




2 انظر الملحق الثاني من أجل عرض سريع للتنفيذ التقاني للمؤثرات المنطقية.



• بوابة الضرب أو بوابة AND :




• بوابة الجمع أو بوابة OR :




• بوابة الضرب المترافق أو بوابة NAND :



• بوابة الجمع المترافق أو بوابة NOR :



• بوابة الجمع التام أو بوابة XOR:




والتي يمكن أن توجد أيضاً بعدد من المدخلات أكبر من اثنين.

يمكننا باستخدام هذه الرموز تمثيل أي دالة منطقية.

مثال: لتكن الدالة المنطقية:

$$f_1(x_1, x_2, x_3) = x_1 \cdot \overline{x_2} + x_1 \cdot x_2 \cdot \overline{x_3}$$

التي تمثل بالمخطط المنطقي التالي:




نلاحظ إمكان تنفيذ هذه الدالة باستخدام بوابات منطقية من نوع NAND فقط، وذلك بعد ملاحظة أن:

$$f_1(x_1, x_2, x_3) = \overline{\overline{x_1} \cdot \overline{x_2}} + \overline{x_1} \cdot \overline{x_2} \cdot \overline{x_3}$$

وبالتالي:


$$f_1(x_1, x_2, x_3) = \overline{\overline{x_1} \cdot \overline{x_2}} \cdot \overline{\overline{x_1} \cdot \overline{x_2} \cdot \overline{x_3}}$$

وبملاحظة أن  $\overline{x \cdot x} = \overline{x}$ ، تمثل الدالة السابقة كما يلي:



وبالعكس، يمكن إيجاد علاقة الدالة المنطقية إذا أعطى المخطط الصنديقي. من أجل ذلك، نقوم بتحديد المدخل وإعطاء كل منها اسمًا، ثم بكتابة الحدود الناتجة على المخرج، وأخيراً بتحديد الصيغة النهائية للدالة.

مثال:



يمكن من المخطط السابق إيجاد علاقة الدالة المنطقية التي تساوي:

$$f(x_1, x_2, x_3) = x_1 \cdot \overline{x_2} + x_1 \cdot x_2 \cdot x_3 + \overline{x_1} + x_3$$



## الفصل الثاني

# تبسيط الدوال المنطقية

### 1 مقدمة


المقصود بتبسيط الدوال المنطقية إيجاد صيغة مكافئة للدالة باستخدام عدد أقل من المتغيرات والحدود، وذلك بهدف تخفيض كلفة التنفيذ التي تتناسب طرداً مع عدد البوابات وعدد التوصيلات. تكون الصيغة البسطة للدالة أحياناً سهلة المنال، ويمكن إيجادها بمجرد الاعتناء بصياغة المسألة. لنأخذ مثلاً على ذلك دالة الأكثرية (التي نذكر أنها تكون محققة إذا كان اثنان من متغيراتها الثلاثة على الأقل محققين والثالث غير محقق بالضرورة):

$$F(a,b,c) = a.b.\bar{c} + a.\bar{b}.c + \bar{a}.b.c + a.b.c$$


حيث أخذت في الصيغة السابقة المتغيرات الثلاثة بأوضاعها المختلفة. ولكن الوصول إلى النتيجة المطلوبة ممكن أيضاً بأخذ متغيرين محققين معاً، مما يعطي الشكل المكافئ التالي:

$$F(a,b,c) = a.b + b.c + a.c$$

والصيغة الأخيرة هي وضوحاً أبسط صيغة؛ لأن تحقيق الدالة بشكلها الأول يقود إلى دارة منطقية لها المخطط التالي:



في حين أن الشكل الثاني يمكن تحقيقه بدارة لها المخطط التالي:



نلاحظ أن المخطط الثاني يحتاج إلى عدد أقل من البوابات وخطوط التوصيل، بالمقارنة بالمخطط الأول؛ فقد احتجنا في الحالة الأولى إلى 3 عواكس و 4 بوابات AND وبوابة OR و 19 خط توصيل، أما في الحالة الثانية فلا نحتاج إلا إلى 3 بوابات AND وبوابة OR و 9 خطوط توصيل، وفي هذا اقتصاد واضح في الكلفة.  
ولكن كيف يمكن الحصول على أبسط صيغة لدالة ما؟ الأمر ليس دائماً بسهولة المثال السابق.

## 2 الصيغة الصفرى لدالة منطقية

يستند حل مسألة إيجاد الصيغة الصفرى لدالة منطقية إلى فكرة

حذف المتغيرات المنطقية غير الأساسية، والتي نبينها فيما يلي.

ليكن التركيب المنطقي  $m(x_1, x_2, \dots, x_n)$  المكون من مجموع حدود مكتوبين بالشكل القانوني التالي:

$$m(x_1, x_2, \dots, x_n) = g(x_1, x_2, \dots, x_{i-1}, x_{i+1}, \dots, x_n) \cdot x_i + g(x_1, x_2, \dots, x_{i-1}, x_{i+1}, \dots, x_n) \cdot \bar{x}_i$$

حيث  $x_1, x_2, \dots, x_n$  متغيرات منطقية تنتهي قيمها إلى المجموعة  $\{0, 1\}$ . عندئذ يكون التركيب  $m$  مكافئاً للتركيب  $g$  ويكون المتغير  $x_i$  غير أساسي في التركيب  $m$ .

وفي حال إمكان كتابة التركيب  $m$  كجداء حدود على الشكل التالي:

$$m(x_1, x_2, \dots, x_n) = [g(x_1, x_2, \dots, x_{i-1}, x_{i+1}, x_n) + x_i] \cdot [g(x_1, x_2, \dots, x_{i-1}, x_{i+1}, x_n) + \bar{x}_i]$$

يكون التركيب  $m$  مكافئاً للتركيب  $g$  ويكون المتغير  $x_i$  غير أساسي.

**1-2 إيجاد الصيغة الصفرى باستخدام المطابقات الشهيرة**

للحصول على الصيغة الصفرى لدالة منطقية ما، نبحث عن المتغيرات غير الأساسية بين التراكيب المكونة لها واحتزالها بالشكل المبين أعلاه؛ وتكون الدالة بصيغتها الصفرى إذا كانت كافة المتغيرات الداخلية في صيغتها أساسية بالنسبة إلى مختلف تراكيب حدودها.

عند البحث عن الصيغة الصفرى لدالة منطقية يمكن الاستفادة من العلاقات الشهيرة المعروفة في المنطق الثنائي، وأهمها:

$$a + \bar{a} = 1, \quad a \cdot \bar{a} = 0$$

$$a + 1 = 1, \quad a + 0 = a, \quad a \cdot 1 = a, \quad a \cdot 0 = 0$$

$$a + a = a, \quad a \cdot a = a$$

$$a+b.c = (a+b)(a+c), \quad a(b+c) = a.b+a.c$$

$$a + a.b = a, \quad a + \bar{a}.b = a + b, \quad (a + \bar{b}).b = a.b$$

$$\bar{a}.b + a.\bar{b} = (a + b).(\bar{a} + \bar{b}), \quad \bar{a}.b + a.\bar{b} = (a + \bar{b}).(\bar{a} + b)$$

**مثال: لتكن دالة الأكثيرية:**

$$F(a, b, c) = a.b.\bar{c} + a.\bar{b}.c + \bar{a}.b.c + a.b.c$$

نلاحظ أن المتغير  $c$  غير أساسية بالنسبة إلى الحدين الأول والرابع، من ثم يمكن أن نستبدل بهما  $a \cdot b$ ; وكذلك الأمر فيما يتعلق بالمتغير  $b$  بين الحد الثاني والحد الرابع، من ثم يمكن أن نستبدل بهما  $a \cdot c$ ; وأخيراً المتغير  $a$  ليس أساسياً بالنسبة للحدين الأخيرين اللذين يستعاض عنهما بـ  $b \cdot c$ . وبهذا نحصل على الصيغة المبسطة التالية:

$$F(a,b,c) = a \cdot b + a \cdot c + b \cdot c$$

نلاحظ أنه لا توجد متغيرات أخرى غير أساسية بين أزواج حدود الدالة بشكلها الأخير، من ثم فهذه الصيغة هي الصيغة الصفرى.

مثال: لتكن الدالة المنطقية:

$$F(a,b,c,d) = \overline{a} \cdot \overline{b} \cdot \overline{c} \cdot \overline{d} + \overline{a} \cdot \overline{b} \cdot \overline{c} \cdot \overline{d} + a \cdot \overline{b} \cdot \overline{c} \cdot \overline{d}$$

بأخذ الحدين الأول والثاني معاً، والدين الثالث والرابع معاً نجد:

$$F(a,b,c,d) = \overline{a} \cdot \overline{b} \cdot \overline{d} + a \cdot \overline{b} \cdot \overline{d}$$

وبملاحظة أن  $a$  غير أساسى، نجد أخيراً:

$$F(a,b,c,d) = \overline{b} \cdot \overline{d}$$

تمرين: برهن أن الصيغة الصفرى للدالة:

$$F(a,b,c,d) = \overline{a} \overline{b} \overline{c} \overline{d} + \overline{a} \overline{b} \overline{c} d + \overline{a} b \overline{c} \overline{d} + \overline{a} b \overline{c} d + \overline{a} b c \overline{d} + a \overline{b} c \overline{d}$$

هي:

$$F(a,b,c,d) = \overline{a} \cdot \overline{b} + \overline{a} \cdot b \cdot d + a \cdot \overline{b} \cdot c \cdot \overline{d}$$

لنلاحظ صعوبة استخدام هذه الطريقة في حالة الدوال ذات المتغيرات العديدة والحدود الكثيرة، إضافة إلى كونها تحتاج إلى مران دائم. ولكن الأهم هو عدم وجود أداة تسمح لنا بالتحقق من صحة النتيجة. لذا جرى البحث عن طريق آخر أسهل استخداماً. وهذا هو موضوع الفقرات اللاحقة.

## 2-2 إيجاد الصيغة الصغرى باستخدام مخططات كارنو

تعتمد طريقة كارنو Karnaugh على مبدأ التجاور، حيث تكون الكلمة  $m$  والكلمة  $g$ ، المؤلفة كل منهما من  $n$  خانة ثنائية، متجاورتين إذاً أمكن الانتقال من  $m$  إلى  $g$  بتغيير خانة واحدة فقط من 0 إلى 1 أو من 1 إلى 0.

مثال:

الكلمة  $m = 000110$  المجاورة لـ الكلمة  $g = 000111$  وهي لا تجاور الكلمة  $f = 000110$ .

تتلخص طريقة كارنو في إنشاء جدول حقيقة للدالة المنطقية المكتوبة بالشكل القانوني، توزع على طرفيه اليساري والعلوي المتغيرات الخاصة بالدالة المنطقية المدرosaة بحيث تأخذ فيه المتغيرات قيمًا متجاورة.

لتأخذ كمثال على ذلك دالة الأكثرية في غير صيغتها الصغرى:

$$F(a,b,c) = a.b.\bar{c} + a.\bar{b}.c + a.b.c + a.b.c$$

ولننشئ جدولًاً أعمدته تقابل قيم التراكيب المجاورة للمتغيرين  $a, b$ ، وأسطره تقابل قيمتي المتغير  $c$ ؛ ولنضع في خانات الجدول القيم التي تأخذها الدالة من أجل المتغيرات المقابلة للخانة موضع الاهتمام:

|   |   | ab | 00 | 01 | 11 | 10 |
|---|---|----|----|----|----|----|
|   |   | c  | 0  | 0  | 1  | 0  |
| 0 | 0 |    | 0  | 0  | 1  | 0  |
|   | 1 |    | 0  | 1  | 1  | 1  |

بالطريقة نفسها يمكن تمثيل الدالة:

$$F(a,b,c,d) = \bar{a}.\bar{b}.\bar{c}.\bar{d} + \bar{a}.\bar{b}.c.\bar{d} + a.\bar{b}.\bar{c}.d + a.b.c.\bar{d}$$

بالمجودل التالي:

| $\begin{array}{c} ab \\ \backslash \\ cd \end{array}$ | 00 | 01 | 11 | 10 |
|---|----|----|----|----|
| 00  | 1  | 0  | 0  | 1  |
| 01  | 0  | 0  | 0  | 0  |
| 11  | 0  | 0  | 0  | 0  |
| 10  | 1  | 0  | 0  | 1  |

للاحظ أن التجاورة في قيم المتغيرات  $ab$  أو  $cd$  يبقى مستمراً بين الخانة الأولى والثانية، ثم الثانية والثالثة، ثم الثالثة والرابعة، ثم الرابعة والأولى. ويعني وجود القيمة 1 في خانتين متجاورتين شاقولياً أو أفقياً أن المتغير المنطقي الموافق، الذي يأخذ القيمتين الصفر والواحد، هو غير أساسي ويمكن اختصاره من صيغة الدالة. على هذا نبحث، لإيجاد الصيغة الصغرى لدالة منطقية باستخدام مخططات كارنو، عن التجاورة الممكنة بشكلها الأوسع.

لنأخذ مثلاً على ذلك دالة الأكثيرية كما أعطيت في مخطط كارنو سابقًا، فالتجاوزات الممكنة هي المبينة في الشكل التالي:

| $\backslash ab$ | 00 | 01 | 11 | 10 |
|-----------------|----|----|----|----|
| $c$             | 0  | 0  | 1  | 0  |
| bc              | 1  | 0  | 1  | 1  |

لذا فالحدود الأساسية هي:  $a.b$ ,  $a.c$ ,  $b.c$   
والصيغة الصفرى هي:

$$F(a,b,c) = a.b + a.c + b.c$$

مثال: لتكن الدالة المقطبة:

$$F(a,b,c,d) = \overline{a} \cdot \overline{b} \cdot \overline{c} \cdot \overline{d} + \overline{a} \cdot \overline{b} \cdot c \cdot \overline{d} + a \cdot \overline{b} \cdot \overline{c} \cdot \overline{d} + a \cdot \overline{b} \cdot c \cdot \overline{d}$$

التي يظهر الجدول التالي التجاورات الممكنة فيها:

| cd \ ab | 00 | 01 | 11 | 10 |
|---------|----|----|----|----|
| 00      | 1  | 0  | 0  | 1  |
| 01      | 0  | 0  | 0  | 0  |
| 11      | 0  | 0  | 0  | 0  |
| 10      | 1  | 0  | 0  | 1  |

نلاحظ هنا أن الزوايا الأربع متجاورة مثنى مثنى، ومن السطرين الأول والأخير نجد أن المتغير  $a$  ليس أساسياً، وكذلك من العمودين الأول والأخير نجد أن المتغير  $c$  ليس أساسياً، ومن ثم فالصيغة الصغرى للدالة هي:

$$F(a,b,c,d) = bd$$

مثال: لتكن الدالة المنطقية:

$F(a,b,c,d) = \overline{abc}\overline{d} + abc\overline{d} + a\overline{b}\overline{c}\overline{d} + \overline{a}\overline{b}cd + a\overline{b}cd + \overline{abc}\overline{d}$   
يبين الجدول التالي جدول كارنو لهذه الدالة وكذلك كيفية تشكيل التجاورات الالزامة للحصول على الصيغة الصغرى.

| cd \ ab | 00 | 01 | 11 | 10 |
|---------|----|----|----|----|
| 00      | 0  | 4  | 12 | 8  |
| 01      | 1  | 5  | 13 | 9  |
| 11      | 3  | 7  | 15 | 11 |
| 10      | 2  | 6  | 14 | 10 |

لنعطي كل حد في الجدول رقماً يقابل القيمة العددية لمتغيراته بالترتيب  $.abcd$

الحدود المجاورة هي:

- 4 تجاور 12 حيث  $a$  هو متغير غير أساسى;
- 12 تجاور 8 حيث  $b$  غير أساسى;
- 1 تجاور 3 حيث  $c$  غير أساسى;
- 3 و 7 و 6 و 2 مجاورة حيث  $b$  و  $d$  غير أساسيين;
- 12 تجاور 13 حيث  $d$  غير أساسى.

نلاحظ أن الحد 12 اشتراك في عدة تجاورات. كما نلاحظ أن الحدود 4 و 12 و 8 لا تكون تجاوراً واحداً، ذلك أن 4 تجاور 12 و 12 تجاور 8 ولكن 4 لا تجاور 8.

على هذا فالصيغة الصغرى للدالة هي:

$$F(a,b,c,d) = \bar{a} \cdot c + \bar{a} \cdot \bar{b} \cdot d + a \cdot b \cdot \bar{c} + a \cdot \bar{c} \cdot \bar{d} + b \cdot \bar{c} \cdot \bar{d}$$

ويجب الانتباه إلى عدم جدواه أخذ الحدين 6 و 7 في تجاور إضافي، إذ إن هذين الحدين قد شاركا في تجاور أوسع.

مثال: لتكن الدالة المنطقية ذات المتغيرات الخمسة  $:a,b,c,d,e$

$$F(a,b,c,d,e) = \bar{a} \bar{b} \bar{c} \bar{d} \bar{e} + \bar{a} \bar{b} \bar{c} d \bar{e} + \bar{a} \bar{b} c \bar{d} \bar{e} + \bar{a} \bar{b} c \bar{d} e + \bar{a} b \bar{c} \bar{d} \bar{e} + \bar{a} b \bar{c} d \bar{e} + \bar{a} b c \bar{d} \bar{e} + \bar{a} b c \bar{d} e + \bar{a} b c d \bar{e} + \bar{a} b c d e + a \bar{b} \bar{c} \bar{d} \bar{e} + a \bar{b} \bar{c} d \bar{e} + a \bar{b} c \bar{d} \bar{e} + a \bar{b} c d \bar{e} + a b \bar{c} \bar{d} \bar{e} + a b \bar{c} d \bar{e} + a b c \bar{d} \bar{e}$$

نحتاج هنا إلى جدول ذي ثمانية أعمدة وأربعة أسطر بغية البحث عن الصيغة الصغرى. وتجنباً لصعوبة التعامل مع جدول بهذا الحجم، نلجأ إلى استخدام جدولين بأربعة أعمدة يتعامل كل منهما مع أربعة من المتغيرات، ولتكن  $a, b, c, d$ ، ونخصص أحد الجدولين لـ  $e = 1$  والآخر لـ  $e = 0$ ، فالخانات المتطابقة في كلا الجدولين تكون تجاوراً يكون فيه المتغير  $e$  غير أساسى. هذان الجدولان في مثالنا هذا هما:

$e=0$ 

| cd \ ab | 00 | 01 | 11 | 10 |
|---------|----|----|----|----|
| 00      | 1  | 1  |    |    |
| 01      |    | 1  | 1  |    |
| 11      |    | 1  | 1  |    |
| 10      |    |    |    |    |

 $e=1$ 

| cd \ ab | 00 | 01 | 11 | 10 |
|---------|----|----|----|----|
| 00      | 1  | 1  |    |    |
| 01      |    | 1  |    |    |
| 11      |    | 1  |    |    |
| 10      |    | 1  |    |    |

يوضح الشكل السابق التجاورات الممكنة في كل من الجدولين وفي كليهما معاً، ومنه نجد أن الصيغة الصفرى لهذه الدالة هي:

$$F(a,b,c,d,e) = \overline{a} \cdot \overline{c} \cdot \overline{d} + \overline{a} \cdot b \cdot \overline{e} + a \cdot d \cdot \overline{e} + a \cdot \overline{b} \cdot d + \overline{a} \cdot \overline{b} \cdot e$$

ووجهنا اهتمامنا حتى الآن إلى إيجاد الصيغة الصفرى باستخدام جداول كارنو، وذلك بمعالجة الخانات التي تأخذ فيها الدالة القيمة 1، للحصول على الصيغة على شكل مجموع حدود. ولكن ذلك ليس بالحل الأفضل دائماً، على الأقل من حيث عدد البوابات المنطقية أو عدد خطوط التوصيل اللازمة لتنفيذ الصيغة الصفرى. لذا نأخذ على سبيل المثال الدالة المنطقية ذات جدول الحقيقة التالي:

| cd \ ab | 00 | 01 | 11 | 10 |
|---------|----|----|----|----|
| 00      | 1  | 0  | 1  | 1  |
| 01      | 0  | 0  | 1  | 0  |
| 11      | 0  | 0  | 0  | 0  |
| 10      | 1  | 0  | 0  | 0  |

والتي يمكن، بمعاينة التجاورات المبينة على الجدول، الحصول على صيغتها الصفرى التالية:


$$F(a,b,c,d) = \overline{a} \cdot \overline{b} \cdot \overline{d} + a \cdot b \cdot \overline{c} + a \cdot \overline{b} \cdot \overline{d}$$

لو أخذنا الآن الخانات التي تحوي أصفاراً فقط، ثم أخذنا متمم الناتج لكان لدينا:


|    |    | ab | 00 | 01 | 11 | 10 |
|----|----|----|----|----|----|----|
|    |    | cd | 00 | 01 | 11 | 10 |
| 00 | 00 | 1  | 0  | 1  | 1  |    |
|    |    |    | 0  | 0  | 1  | 0  |
| 11 | 01 | 0  | 0  | 0  | 0  | 0  |
|    |    |    | 0  | 0  | 0  | 0  |
| 10 | 10 | 1  | 0  | 0  | 0  | 0  |
|    |    |    | 0  | 0  | 0  | 0  |

$$F(a,b,c,d) = (a + \overline{b}) \cdot (\overline{a} + \overline{c}) \cdot (b + \overline{d})$$

لا تختلف هذه الصيغة عن الصيغة السابقة إلا بالشكل؛ فصيغة مجموع الجداءات متضمنة في صيغة جداء المجموعات، إلا أن الأخيرة تمتاز عن الأولى بأنها أبسط من حيث عدد الوصلات اللازمة للتنفيذ، وكذلك من حيث عدد المدخل لختلف أنواع البوابات المنطقية وهذا ما توضحه المخططات التالية:



الدارة الممثلة للدالة بشكل مجموع جداءات



### الدارة الممثلة للدالة بشكل جداء مجامي

كانت الفائدة هنا من البحث عن الصيغة الصغرى على شكل جداء مجامي هي التقليل من عدد الوصلات واستخدام بوابات عدد مدخلها أقل؛ إلا أن الأمر يمثل أحياناً في الحصول على صيغة يتطلب تنفيذها عدداً أقل من البوابات.

مثال : لتكن الدالة المنطقية ذات جدول الحقيقة التالي:

|    |    | ab | 00 | 01 | 11 | 10 |
|----|----|----|----|----|----|----|
|    |    | cd | 00 | 01 | 11 | 10 |
| 00 | 00 | 0  | 0  | 0  | 0  | 0  |
|    |    | 01 | 0  | 1  | 1  | 1  |
| 11 | 00 | 0  | 1  | 1  | 1  | 1  |
|    |    | 01 | 1  | 1  | 1  | 1  |
| 10 | 01 | 0  | 1  | 1  | 1  | 1  |
|    |    | 10 | 1  | 1  | 1  | 1  |

يمكن، بحسب شكل كتابة الدالة، الحصول على صيغتين صغيرتين

### متكافئتين للدالة :

| $\backslash ab$ | 00    | 01    | 11    | 10    |
|-----------------|-------|-------|-------|-------|
| cd              | 0 0 0 | 0 0 0 | 1 1 1 | 1 1 1 |
| 00              | 0 0 0 | 0 0 0 | 1 1 1 | 1 1 1 |
| 01              | 0 0 0 | 1 1 1 | 1 1 1 | 1 1 1 |
| 11              | 0 0 0 | 1 1 1 | 1 1 1 | 1 1 1 |
| 10              | 0 0 0 | 1 1 1 | 1 1 1 | 1 1 1 |

جاء مجاميع

| $\backslash ab$ | 00      | 01      | 11      | 10      |
|-----------------|---------|---------|---------|---------|
| cd              | 0 0 0 0 | 0 0 0 0 | 1 1 1 1 | 1 1 1 1 |
| 00              | 0 0 0 0 | 0 0 0 0 | 1 1 1 1 | 1 1 1 1 |
| 01              | 0 0 0 0 | 1 1 1 1 | 1 1 1 1 | 1 1 1 1 |
| 11              | 0 0 0 0 | 1 1 1 1 | 1 1 1 1 | 1 1 1 1 |
| 10              | 0 0 0 0 | 1 1 1 1 | 1 1 1 1 | 1 1 1 1 |

مجموع جاءات

فمن الشكل الأول نجد:

$$F = ac + bc + bd + ad$$

أما من الشكل الثاني فنجد:

$$F = (a + b)(c + d)$$

ومن الواضح أن الصيغتين متكافئتان، إلا أن الأخيرة تحتاج إلى عدد أقل من البوابات ومن الوصلات، إذ تتطلب صيغة مجموع جاءات أربع بوابات AND كل منها بمدخلين وببوابة OR باربعة مداخل، أما صيغة جاء المجاميع فتتطلب بوابتين OR كل منها بمدخلين وببوابة AND بمدخلين أيضاً. أما الوصلات فتحتاج الأولى إلى إثننتي عشرة وصلة، والثانية إلى ست وصلات.

### 3 أوضاع عدم الحدوث

تكون الحدود المؤلفة للدالة منطقية تركيباً بين المتغيرات المنطقية يعبر عن وضع للدالة المنطقية تكون فيه محققة أو غير محققة، إلا أن بعض التراكيب لا تأثير لها على قيم الدالة، إذ تكون الدالة غير معرفة في حالة الحدود المشتركة في تلك التراكيب أو تكون مستحيلة. تكون هذه التراكيب ما نسميه بأوضاع عدم الحدوث. تسمح

هذه الأوضاع، عند استخدام جداول كارنو، بالحصول على صيغة صغرى وذلك باستغلالها بحسب الحاجة، وإعطائها القيمة التي ترغب فيها بحيث نحصل على أبسط صيغة.

لناخذ كمثال على ذلك تصميم دارة كشف الزوجية للأرقام من 0 إلى 9 المرمزة بالترميز الثنائي الطبيعي. دخل الدارة الترميز الطبيعي لهذه الأرقام، وخرجها القيمة 1 كلما كان الدخل زوجياً. نحتاج لذلك إلى أربعة متغيرات منطقية  $a, b, c, d$  يتكون منها الرقم  $.abcd$ .

يتالف جدول الحقيقة لدالة الزوجية هذه من أربعة أعمدة وأربعة أسطر. ونضع في خانات الجدول 1 مقابل كل رقم زوجي وصفرأً في غير ذلك. ولكن بعض مربعات الجدول تقابل أعداداً لا تدخل في نظام الكشف مثل العدد 12. نضع مقابل هذه الأعداد الإشارة X للدلالة على أنه يمكن الاستعاضة عنها بواحد أو صفر، بحسب الحاجة، عند البحث عن الصيغة المبسطة لدالة الممثلة لدارة كشف الزوجية. وبذلك نجد الجدول التالي:

| <del>ab</del> | 00 | 01 | 11 | 10 |   |
|---------------|----|----|----|----|---|
| <del>cd</del> | 00 | 1  | 1  | X  | 1 |
|               | 01 | 0  | 0  | X  | 0 |
|               | 11 | 0  | 0  | X  | X |
|               | 10 | 1  | 1  | X  | X |

أفضل صيغة مبسطة لدالة الزوجية هي:

$$f = \overline{d}$$

حيث أعطينا لـ X في السطر الأول والسطر الرابع القيمة 1، ولم نكرر بذلك الموجودة في السطرين الثاني والثالث.




## الفصل الثالث

# الدارات التراكيبية الشهيرة


### 1 مقدمة

تُستخدم بعض الدول المنطقية الخاصة ببعض العمليات بكثرة عند تصميم بعض النظم المنطقية. درست هذه الدول والعمليات وصممت لها دارات منطقية خاصة يمكن استخدامها مباشرة دون الجوء في كل مرة إلى تحقيقها انطلاقاً من البوابات المنطقية الأساسية، مثل بوابات AND أو OR الخ...  
تقسم النظم المنطقية إلى نوعين هما:

- النظم التراكيبية، التي لا يتعلق فيها الخرج في لحظة ما إلا بالدخل في اللحظة نفسها؛ ولها التمثيل التالي:



- النظم التتابعية، التي يتعلق فيها الخرج في لحظة ما بالدخل في هذه اللحظة وبماضي الجملة (التذكر)، وهو ما نسميه بمتغيرات الحالة التي تخزن ماضي الجملة. ولهذه النظم التمثيل التالي:



نستعرض فيما يلي بعض الدوال التركيبية وطريقة تحقيقها، دون الدخول في التفاصيل، بالرغم من أهميتها أحياناً، حتى لا نبتعد عن فرضنا من هذا الكتاب. وسنعالج في الفصلين السادس والسابع النظم التتابعية.

## 2 دارة جمع الأعداد الثنائية


ليكن العددان  $x$  و  $y$  الممثلان اثنانياً بالشكل التالي:

$$x : x_n \ x_{n-1} \ \dots \ x_1$$

$$y : y_n \ y_{n-1} \ \dots \ y_1$$

وقد وضعنا تمثيل العددين في  $n$  خانة أخذين بالاعتبار أن بعض الخانات العليا قد تكون كلها معدومة ( $x_k = 0 = x_{n-1} = \dots = x_1$ ) أو ( $y_n = y_{n-1} = \dots = y_1 = 0$ ). ولن يغير هذا شيئاً من الهدف الذي نبحث عنه، وهو جمع العددين  $x$  و  $y$ .

المطلوب إذن تصميم دارة تقوم بهذه العملية ولها المخطط الصندوقى:



(يشير الخط المunterض إلى أن المدخل والمخرج ممثلة في أكثر من خانة اثنانية).

من الواضح أن ناتج الجمع يجب أن يكون ممثلاً في  $n+1$  خانة، كما

هو الحال عند جمع عددين عشربيين.  
تجري عملية الجمع الثنائي، كما بينا سابقاً، بطريقة مشابهة  
لطريقة جمع الأعداد العشرية. لننشر بـ  $c_i$  إلى باقي جمع الخانة  $x_i$  إلى  
الخانة  $y_i$ . تجري عملية الجمع على النحو التالي:

$$c_{n+1} \ c_n \ c_{n-1} \dots \ c_1$$

$$x_n \ x_{n-1} \ \dots \ x_1$$


$$y_n \ y_{n-1} \ \dots \ y_1$$


---


$$z_{n+1} \ z_n \ z_{n-1} \ \dots \ z_1$$

$$\text{حيث } z_{n+1} = c_n + 1 \text{ و } c_1 = 0$$

نلاحظ أن عملية الجمع هي نفسها مهما يكن موقع الخانة، إذ نجمع  
 $x_i$  إلى  $y_i$  إلى  $c_i$  (حيث  $c_i$  هو باقي جمع  $x_{i-1}$  إلى  $y_{i-1}$ ) لنجصل بعد ذلك  
على  $z_i$  والباقي  $c_{i+1}$  الذي نستخدمه عند جمع  $x_{i+1}$  إلى  $y_{i+1}$ . على  
هذا، فلإيجاد الدارة المنطقية التي تجمع العددين  $x$  و  $y$ ، يكفي أن  
نصمم دارة جزئية  $s_i$  لجمع  $x_i$  و  $y_i$  و  $c_i$ ، ثم نصل هذه الدارات بعضها  
بعض لنجصل على الدارة الكاملة لجمع العددين  $x$  و  $y$ . فإذا رمنا  
إلى دارة الجمع الجزئية بالخطط الصندوقية التالية:



وجمعنا العدد اللازم من هذه مكونات جزئية، حصلنا على دارة الجمع  
الكلية وفق المخطط الصندوقي التالي:



لتصميم دارة الجمع الجزئية، نضع جدول الحقيقة لعملية الجمع الجزئية، حيث نخصص جدولًا لنتائج الجمع وجدولًا آخر للباقي:

| $x_i y_i$ | 00 | 01 | 11 | 10 |
|-----------|----|----|----|----|
| $c_i$     | 0  | 1  | 0  | 1  |
| $z_i$     | 0  | 1  | 0  | 1  |

| $x_i y_i$ | 00 | 01 | 11 | 10 |
|-----------|----|----|----|----|
| $c_i$     | 0  | 0  | 1  | 0  |
| $c_{i+1}$ | 1  | 0  | 1  | 1  |


من الجدولين السابقين نجد:

$$z_i = \bar{x}_i y_i \bar{c}_i + x_i \bar{y}_i \bar{c}_i + \bar{x}_i \bar{y}_i c_i + x_i y_i c_i = x_i \oplus y_i \oplus c_i$$

$$c_{i+1} = x_i y_i + c_i y_i + c_i x_i$$

ويمكن تحقيق هاتين الدالتين باستخدام بوابات منطقية أساسية على نحو ما هو مبين في الشكل التالي. نسمى دارة الجمع الجزئية هذه بالجامع التام full adder. ونلاحظ أنه من الممكن بناء دارة الجامع الكاملة انتطلاقاً من دارات جمع جزئية أخرى، مثل الدارة التي تجمع عددين (يتألف كل منها من خانتين)  $y_{i+1}x_i$  و  $y_{i+1}y_i$  وبباقي الجمع  $c_i$ . وتعطي على خرجها ناتج الجمع  $z_{i+1}$  وباقي  $c_{i+1}$ .


(يمكن بناء هذه الدارة كتمرين.)



### 3 دارة مفكك الترميز


مفكك الترميز Decoder دارة تركيبية متعددة المدخل والمخرج.  
دخل الدارة عدد ممثل بالترميز الثنائي الطبيعي في  $n$  خانة، وخرجها  
مؤلف من  $2^n$  مخرجاً منفصلاً تكون كلها على القيمة صفر (أو واحد)  
ما عدا الخط ذو الترتيب المساوي للرقم المسجل على الدخل، الذي يأخذ  
القيمة واحد (أو صفر).

فإذا كان العدد ممثلاً بثلاث خانات مثلاً، يكون لهذه الدارة ثمانية  
مخارج تتحدد قيمة كل منها من قيمة الدخل بالشكل التالي:



مفكك الترميز

وتعطى الدارة المنطقية التي تحقق هذه العملية بالمخطط التالي:




نرى في هذه الدارة أننا محتاجون إلى ثمانى بوابات منطقية، كل بوابة ثلاثة مداخل، لتحقيق مفكك ترميز بثلاثة مداخل. ومن الواضح أنه لا يمكن عملياً تحقيق دارة مفكك ترميز وحيدة لأي عدد من المداخل. فإذا أردنا تنفيذ مفكك ترميز بستة عشر مدخلاً، سنحتاج إلى<sup>16</sup> 2 بوابة، لكل بوابة ستة عشر مدخلاً، وهذا عدد كبير جداً يجعل تنفيذ الدارة صعباً تقانياً.

تتوافر مفككات ترميز بثلاثة أو أربعة أو خمسة مداخل على شكل دارات متكاملة، يمكن استخدامها استخداماً منفصلاً، أو تجميع عدد منها لتكوين مفكك ترميز بمدخل أكثر. وفي هذا الخصوص يمكن اتباع القاعدة التالية:

ليكن المطلوب بناء مفكك ذي  $n$  خانة، ولتكن أكبر مفكك متواوفر في شكل دارة متكاملة هو مفكك ذو دخل من  $m$  خانة، عندئذ نبحث عن أكبر عدد صحيح  $r$  يحقق العلاقة  $m \leq \frac{n}{k} \leq r$ ، حيث  $k$  هو عدد صحيح من القوى الصحيحة لـ 2.

#### مثال:


ليكن لدينا مفككات ترميز أكبرها ذو عدد مداخل  $m = 5$ ، ولتكن المطلوب هو بناء مفكك ترميز عدد مداخله  $n = 6$ . عندئذ نجد  $5 \leq \frac{6}{k} \leq 6$ ، ومنه  $2 = k$  ومن ثم  $\frac{6}{2} = 3 \leq r$ . لذا نستخدم اثنين من المفككات ذات الثلاثة مداخل ونربطها على الشكل التالي:




#### 4 دارة الناخب

نحتاج في النظم المنطقية (مجموعة من الحواسيب مثلاً) إلى وصل منظومة بمنظومات أخرى من أجل تبادل المعلومات فيما بينها باستخدام خط اتصال وحيد. ولما كانت المنظومة المنطقية لا تتصل في الان نفسه بأكثر من منظومة واحدة، كان من الضروري تصميم دارة «انتخاب» بين مجموعة من الخطوط لقراءة خط واحد في لحظة ما.

**المخطط الصندوقي للناخب Multiplexer هو التالي:**



حيث  $a$  هي خطوط المعلومات، و  $b$  هو خرج الناخب. أما المدخل  $A_1, A_2 \dots A_m$  فهي مداخل الانتخاب التي تحدد قيمتها العددية رقم المدخل الذي سيكون موصولاً إلى الخرج  $b$ .  
 لنلاحظ أن  $m$  و  $n$  ترتبطان بالعلاقة  $n \geq 2^m$ , فإذا كان لدينا ثمانية مداخل  $a_7 \dots a_0$  احتاجنا إلى ثلاثة مداخل انتخاب  $A_1 A_2 A_3$  ( $8 = 2^3$ ), فإذا أردنا قراءة المدخل الرابع  $a_3$  مثلاً، فعلى مداخل الانتخاب أن تأخذ القيمة  $A_1 A_2 A_3 = 011$ .  
 إن بناء دارة الناخب هو عملية مباشرة، ويبين المخطط التالي دارة الناخب بأربع قنوات.



نلاحظ أن دارة الناخب هي دارة بثلاثة مستويات: مستوى العواكس للمداخل  $A_2, A_1$  ثم مستوى بوابات AND، وأخيراً مستوى بوابة OR؛ لذا يمكن التفكير في استخدام هذه الدارة في تحقيق دوال منطقية بسيطة بواسطة دارة متكاملة واحدة.

**لتأخذ المثال البسيط الآتي:**  
**لتكن الدالة ذات جدول الحقيقة التالي:**

| $\begin{matrix} xy \\ \backslash \\ z \end{matrix}$ | 00 | 01 | 11 | 10 |
|---|----|----|----|----|
| 0   | 1  | 0  | 1  | 0  |
| 1   | 1  | 1  | 0  | 1  |

والتي تعطى صيغتها المبسطة بالعلاقة التالية:

$$f = \bar{x}\bar{y} + z\bar{x} + \bar{z}xy + x\bar{y}z$$

يمكن تحقيق هذه الدالة باستخدام ناخب وحيد بأربعة مداخل، وذلك بإجراء التوصيلات التالية:

$$x = A_1, y = A_2$$

$$a_0 = 1, a_1 = z, a_2 = \bar{z}, a_3 = z$$

إذن، فلتحقيق هذه الدالة نستخدم دارة ناخب وحيدة مع عاكس.

## 5 الذاكرة

الذاكرة Memory دارة لحفظ المعلومات بصيغتها الثنائية. ولها أنواع عدة أهمها:

- ذواكر ROM (Read only Memory): وهي ذواكر تخزن فيها المعلومات مرة وحيدة، ويمكن بعدها قراءتها فقط دون إمكان إعادة الكتابة فيها لاحقاً.
- ذواcker EPROM (Erasable Programmable ROM): وهي ذواcker يمكن الكتابة فيها وقراءة ما كتب فيها، وتبقى المعلومات مخزونة في الذاكرة ولو انقطع التيار الكهربائي. تختلف الـ EPROM عن الـ ROM في قابليتها لمسح محتوياتها وإعادة الكتابة فيها من جديد.
- ذواcker RAM (Random Access Memory): وهي ذواcker يمكن الكتابة فيها وقراءتها في كل لحظة، ولكنها تفقد المعلومات المدونة فيها عند انقطاع التيار الكهربائي.

تتميز الذواكر بالمواصفات الرئيسية التالية:

- عرض الكلمة: ونقصد بذلك عدد الخانات الثنائية المكونة

للكلمة الواحدة، فمنها ذواكر بعرض كلمة 4 خانات اثنانية أو 8 خانات اثنانية...

• سعة الذاكرة: ويقصد بذلك عدد الكلمات التي يمكن تخزينها في الذاكرة، مثلاً 2 كيلو كلمة (2KW)، 4 كيلو كلمة... والكيلو كلمة تساوي إلى  $2^{10}$  كلمة، أي 1024 كلمة.

• سرعة القراءة: ويقصد بذلك الزمن اللازم للوصول إلى الكلمة معينة، اعتباراً من اللحظة التي يعطي الطلب للذاكرة وحتى لحظة جاهزية الكلمة للقراءة.

### بنية الذاكرة ROM


تتألف الذاكرة من جزأين رئيسيين، أولهما مفكك ترميز العنوان، المؤلف عادة من  $n$  خط دخل والذي يسمح بعنونة  $2^n$  كلمة. (إذا كان عرض الكلمة هو  $m$  خانة اثنانية فيمكن تخزين  $2^m$  خانة اثنانية في الذاكرة). أما الجزء الثاني فهو عادة مصفوفة ديودات أو ترانزستورات لتكوين الكلمات التي تحتويها الذاكرة. يقابل كل ديود أو ترانزistor حانة في الكلمة، ويقابل كل سطر من الديودات أو الترانزستورات كلمة. ويقابل عدد الأسطر عدد الكلمات التي يمكن للذاكرة تخزينها.

تستخدم هذه الذاكرة لحفظ معلومات تحتاج إليها في عمل المنظومة المنطقية التي تشكل الذاكرة جزءاً منها. كما تستخدم في تحويل التراميز أو توليد الكلمات أو في توليد الدوال تامنطقيّة...

سنبين فيما يلي بنية ذاكرة ROM بمثال توضيحي لذاكرة سعتها ثمانية كلمات وعرض كلماتها أربع خانات اثنانية. لنفترض أن هذه الذاكرة تضم الكلمات التالية:

0110  
1001  
0100  
0010  
0100  
0000  
1000  
0101  
0001

أي إننا نريد أن نرى على العنوان 0000 القيمة 0110 وعلى العنوان 0001 القيمة 1001 وهلم جرا... ويتحقق ذلك باستخدام مفك ترميز بثلاثة مدخل ومصفوفة ديودات مثلاً، كما في الشكل التالي:



فعندهما يكون العنوان الموجود على الدخل هو 000 يصل جهد موجب إلى مصعد الديودات الموجودة في السطر الأول، في حين تكون مصاعد الديودات في الأسطر الأخرى على جهد سالب أو معدوم، من ثم سنجد على المخرج Q3Q2Q1Q0 الجهد  $V^-V^+V^-V^+$  التي تكافئ القيمة 0110. وعندما يكون العنوان هو 101 سيكون الجهد على هذا السطر من مصفوفة الديودات موجباً في حين يكون الجهد سالباً أو معدوماً على الأسطر الأخرى؛ على هذا نجد على خرج الذاكرة جهوداً تقابل القيمة الاثنينية 1000.

تنتج هذه الذاكر في شركات تصنيع الدارات المتكاملة التي يُرسل إليها جدول القيم الاثنينية المراد تخزينها في الذاكرة.




## الفصل الرابع

# الدارات التتابعية الشهيرة

### 1 مقدمة

تميزت الأنظمة والدارات التي عالجناها حتى الآن بكون خرجها في لحظة ما تابعاً لدخلها في اللحظة نفسها فقط. وقد سميـنا هذه النظم والدارات بالنظم التركيبية، نظراً لكون الخـرج هو مجموع تركـيب من إشارات الدخـل. ولكن بعض الجـمل لا يمكن معرفـة خـرجـها من مجرد معرفـة دخلـها في لحظـة ما، وإنـما نحتاج إلى معرفـة دخلـها في المـاضـي، أو ما نسمـيه بـحـالـةـ الجـملـةـ أو متـغيرـاتـهاـ الدـاخـلـيـةـ التي تـخـزنـ مـاضـيـهاـ وـتـمـثـلـ ذـاـكـرـتهاـ. لـنـأـخـذـ مـثـالـاـ الدـارـةـ المـبـيـنـةـ فيـ المـخـطـطـ التاليـ:



فهل يكفي معرفـة خـرجـ هـذـهـ الدـارـةـ فيـ لـحظـةـ ماـ مـعـرـفـةـ دـخـلـهاـ فيـ تـلـكـ اللـحظـةـ؟ـ الجـوابـ بـالـنـفـيـ،ـ ذـلـكـ أـنـ الـخـرجـ هوـ فـيـ الـوقـتـ نـفـسـهـ دـخـلـ للـدارـةـ أـيـضاـ،ـ وـيـجـبـ مـعـرـفـةـ قـيـمـتـهـ عـنـدـ تـطـبـيقـ المـادـلـيـنـ L1, L2ـ كـيـ نـتـمـكـنـ مـعـرـفـةـ قـيـمـةـ الـخـرجـ.

يعطى جدول الحقيقة لهذه الدارة كما يلي:

→ قيمة الخرج في اللحظة الراهنة


| P | 00 | 01 | 11 | 10 |
|---|----|----|----|----|
| 0 | 0  | 1  | 1  | 0  |
| 1 | 0  | 1  | 1  | 1  |

قيمة الخرج في اللحظة التالية

يربط هذا الجدول قيمة الدخل والخرج في اللحظة الراهنة، كما يعطي قيمة الخرج في اللحظة التالية (داخل خانات الجدول)، أي بعد زمن يساوي زمن الانتشار في البوابات المكونة للدارة.

مثال: مسألة كشف الاتجاه:

لتكن الجملة المؤلفة من قرص معدني مفتوح في إحدى أجزائه (كما في الشكل التالي)، ومن جملتين من المحسّسات  $S_1$  و  $S_2$  يتكون كل منها من مرسل ومستقبل ضوئيين. يقوم القرص أثناء دورانه بحجب الأشعة الضوئية بين المرسل والمستقبل أثناء وجود الجزء المعتم من القرص بينهما، ويكون الأمر عكس ذلك عند وجود الجزء المفتوح من القرص بين طرفي المحسّ.



يعطي كلا المحسين إشارة واحد منطقي عندما يكون الضوء محظوظاً بين المرسل والمستقبل ( $A_i = 1$ ), وإشارة صفر منطقي في حالة المعاكسة ( $A_i = 0$ ). والمطلوب كشف اتجاه حركة دوران القرص وإعطاء إشارة على خرج الدارة على النحو التالي: واحد عندما تكون جهة الدوران موجبة (عكس عقارب الساعة) وصفر عندما تكون جهة

الدوران سالبة.

لنلاحظ أن كشف جهة الدوران يحدث بناء على المعلومات التي تأتي من المحسات الضوئية، ومن ترتيب التتالي في القيم التي تظهر على خرجي المحسين؛ فإذا كان  $A1A2=10$  أو لاً ثم أصبح  $A1A2=11$  فهذا يعني أن جهة الدوران موجبة؛ أما إذا كان  $A1A2=01$  أو لاً ثم أصبح  $A1A2=11$  فهذا يعني أن جهة الدوران سالبة. وبالمماهنة، في حال كان  $A1A2=10$  ثم أصبح  $A1A2=00$  فهذا يعني أن جهة الدوران أصبحت سالبة، الخ...

نجد مما تقدم أن علينا، عند أي تغير في قيم مخارج المحسات، «تذكرة» قيمة المخرج السابقة. ومن القيم السابقة والقيم الحالية (المفايرة للقيم السابقة) يمكن أن نحدد جهة الدوران.

مثال: مسألة إرسال معلومات على خط اتصال وحيد تأخذ المعلومات شكل تسلسلي محدد من القيم المنطقية، يكون كلمة مكونة من ثمان خانات ثنائية (كالكلمة 10110111). ترسل الخانات الواحدة تلو الأخرى، من اليسار إلى اليمين. لترى الكلمة، يجب عند استقبال الخانة الثامنة تذكر الخانات السبع السابقة التي جرى استقبالها في لحظات سابقة. وتجري هذه العمليات عادة عن طريق «تخزين» تلك القيم كما سنرى لاحقاً.

نسمى هذا النوع من الجمل المنطقية بالجمل التتابعية، إذ تعتمد في أدائها، كما يشير اسمها، على تذكرة التتابع في مداخلها. وتنقسم الجمل التتابعية إلى نوعين: الجمل التتابعية اللامتزامنة، والجمل التتابعية المتزامنة.

• في الجمل المتزامنة، يكون التغير في الجملة مرهوناً بأمر إضافي خارجي متغير بين مستويين: الصفر والواحد، نسميه «الساعة»، وغالباً ما يكون هذا التغير دوريّاً.



عمل الساعة مشابه لعمل ضابط الإيقاع في فرقة موسيقية، إذ لا يحدث الانتقال من وضع إلى آخر إلا في لحظات محددة، تؤخذ عادة عند تغير قيمة الإشارة الدورية من 1 إلى 0 (جبهة صاعدة) أو عند تغيرها من 0 إلى 1 (جبهة هابطة)، أو ما دامت أن قيمة الإشارة الدورية مساوية لـ 1 أو 0. وفي جميع الأحوال، لا تقوم الجملة إلا بانتقال وحيد خلال دور الساعة، ولو تغيرت المداخل الخارجية بعد هذا الانتقال خلال دور الساعة.


• في الجمل الامتزامية، يكون الانتقال من وضع إلى آخر مرهوناً بالتغييرات الخارجية والمتغيرات الداخلية، وذلك بصرف النظر عن لحظة حدوث التغير.

مسألة كشف الاتجاه المذكورة أعلاه مثال على جملة تتبعية لامتزامية. أما مسألة إرسال المعلومات تسلسلياً فهي مثال على جملة تتبعية متزامنة، ذلك أننا لن نتمكن من تعرف تتابعٍ محدد من القيم المنطقية بدون استخدام إشارة إضافية تحدد لنا لحظة التمييز بين خانتين اثنانيتين متماثلتين!

## 2 دارة القلاب RS

لندرس الآن دارة شهيرة هي دارة القلاب RS، بطرزيها المتزامن واللامتزامن.

لتكن الدارة المبينة في الشكل التالي والمكونة من بوابتين NOR ربط خرج كل منها بدخل الأخرى (المتغيرات الداخلية) وطبقت عليهما المدخل الخارجية R و S.



لخرج هذه الدارة قيم متمايزه، تبعاً للقيم المطبقة على دخليها ولقيم الخارج في لحظة تطبيق الدخل. وإذا استثنينا الدخل  $RS = 11$ ، الذي قد يدخل الدارة في حالة اهتزاز، تكون قيم الخرج متعاكسة دائمأً أي  $Q_1 = \bar{Q}_2$ .

في هذه الحالة يمكن أن نحصر اهتمامنا فقط بـ  $Q1$  (الذى سنشير إليه من الآن فصاعداً بـ  $Q$ ). بناء على ما تقدم، يمكن اعتبار أوضاع العمود المقابل للدخل الخارجى 11 كأوضاع عدم حدوث، مما يؤدي إلى الجدول التالي:

| $RS$ | 00 | 01 | 11 | 10 |
|------|----|----|----|----|
| $Q$  | 0  | 1  | X  | 0  |
|      | 1  | 1  | X  | 0  |

لنحاول الآن قراءة هذا الجدول. في العمود ذي الدخل الخارجى 00، نلاحظ أن المتغيرات الداخلية تحافظ على قيمتها مابين لحظة واللحظة التالية. أما في حالة الدخل الخارجى 01، فتتأخذ المتغيرات الداخلية القيمة 1 مهما تكن قيمة المتغيرات الداخلية في اللحظة السابقة. وأخيراً يؤدي الدخل الخارجى 10 بالمتغيرات الداخلية إلىأخذ القيمة 0 مهما تكن قيمة هذه المتغيرات في لحظة سابقة.

يمكن إذن إسناد دور الذاكرة إلى هذه الدارة التي تعطي على خرجها  $Q$  القيمة 0 من أجل الدخل الخارجى  $RS = 10$  ، والقيمة 1 من أجل الدخل الخارجى  $RS = 01$ . وتحافظ الدارة على القيمة المسجلة فيها (1 أو 0) عند تطبيق الدخل الخارجى  $RS = 00$ .

وخلالمة ما سبق: يضع الدخل  $RS = 10$  خرج الدارة على القيمة 0 (عملية Reset)، كما يضع الدخل  $RS = 01$  خرج الدارة على القيمة 1

(عملية Set)، أما الدخل  $RS = 00$  فيسمح بحفظ قيمة خرج الدارة. لنلاحظ أن استخدام هذه الدارة كذاكرة يجري على مراحلتين: الأولى تسجيل القيمة التي نرغب فيها ( $RS = 01$  في حالة القيمة 1 و  $10 = RS$  في حالة القيمة 0)، والثانية حفظ هذه القيمة بتطبيق الدخل  $RS = 00$  حتى إشعار آخر.


بالعودة إلى الجدول السابق، نجد المعادلة الواصفة لهذه الدارة:

$$q = S + \bar{R} Q$$

حيث تشير  $q$  إلى قيمة الخرج بعد تطبيق الدخل عليها واستقرارها، أما  $Q$  فتشير إلى قيمة الخرج لحظة تطبيق الدخل عليها؛ أي إن  $q$  هي قيمة الخرج في اللحظة التالية. وتسمى هذه الدارة بداراة القلاب (RS Flip-Flop).

هذه الدارة هي دارة تتابعية، ذلك أنه لا يمكن معرفة خرجها من مجرد معرفة الدخل الخارجي، إذ لابد أيضاً من معرفة قيمة المتغير الداخلي  $Q$  لتحديد خرج الدارة. وهي تتابعية لا متزامنة، ذلك أن عملها لا يخضع لأي إيقاع خارجي، إنما يرتبط مباشرة ولحظياً بقيمة الدخل الخارجي وبقيمة المتغير الداخلي.

لتحويل هذه الدارة إلى دارة متزامنة، يمكن ربط مدخلاتها الخارجيين  $R$  و  $S$  بإشارة متغيرة بين الواحد والصفر (ساعة) عبر بوابتي AND على النحو التالي:



تكون الدارة في حالة حفظ أو تخزين مادامت قيمة الإشارة الدورية هي الصفر ( $CLK = 0$ )، ومندما تصبح إشارة الساعة مساوية الواحد، يأخذ خرج الدارة القيمة التي نشاء تبعاً لقيم  $R$  و  $S$ . ولكن ماتقدم لا يكفي لجعل الدارة السابقة متزامنة بمقتضى التعريف الذي


قدمناه سابقاً، والذي يفرض ألا تقوم الدارة المتزامنة بأكثر من تغير واحد خلال دور واحد من أدوار الساعة، إذ نلاحظ هنا أنه خلال بقاء الساعة على الواحد، يمكن أن يؤثر المدخلان  $R$  و  $S$  في خرج الدارة أكثر من مرة، خاصة إذا كان بقاء الساعة على الواحد يدوم لفترة أطول بعدد من المرات من زمن الانتشار في البوابات المستخدمة، لذا يجب إيجاد حل لهذه المسألة بحيث تصبح الدارة السابقة متزامنة! (هذه المسألة هامة جداً لعمل الدارات المتزامنة التي يرتبط بعضها ببعض لتنسقية لوظيفة محددة).

يمكن توفير التزامن عن طريق تحديد مدة بقاء الساعة على القيمة 1 تحديداً يسمح بتحريك وحيد في الدارة، إلا أن لهذه الطريقة مخاطر كبيرة. سنعرض فيما يلي طريقتين لمعالجة مشكلة التزامن:

- طريقة السيد والتتابع Master-Slave.
- طريقة التزامن بالجبهة الصاعدة أو بالجبهة الهابطة.

## 1-2 القلاب المتزامن بطريقة السيد والتتابع


نستخدم في هذه الحالة قلابين متزامنين من نوع RS يوصل خرج الأول (السيد) بدخل الثاني (التتابع)، ونصل الساعة CLK إلى مدخل التزامن للأول، في حين نصل إلى مدخل التزامن في الثاني مقلوبة إشارة الساعة.



وعلى هذا يكون القلاب الأول FM في وضع قابل للتاثير بما يوضع على

مدخلية R و S عندما تكون قيمة الساعة مساوية للواحد، ويبقى هذا القلاب محافظاً على آخر خرج له عند تغير الساعة من الواحد إلى الصفر. عندها يبدأ القلاب الثاني FS بالتأثير بما سُجل في القلاب الأول، ويحافظ على قيمة خرجه حتى الصعود التالي لإشارة الساعة إلى القيمة واحد، بدون أن يتأثر بما قد يحدث من تغيرات على مدخل القلاب الأول خلال هذه المدة، وبصرف النظر عن مدة بقاء الساعة على القيمة واحد (حالة النبضة الرابعة مثلاً في الشكل السابق). ومن ثم، إذا نظرنا إلى القلابين كقلاب وحيد، مدخله هما مدخلاً الأول ومخرجاه هما مخرجياً الثاني، فعندئذ يحقق القلاب الجديد تعريف الدارة المتزامنة من حيث إنها لا تغير من وضعها (خرجها) إلا مرة واحدة خلال تغير الساعة من الصفر ثم إلى الواحد ثم إلى الصفر.

**2-2 القلاب المتزامن بالجبهة الصاعدة أو بالجبهة الهابطة**  
في نمط التزامن بالجبهة، يحدث التغير في الدارة المتزامنة عند تغير الساعة من القيمة 0 إلى القيمة 1 (ومنه التسمية «الجبهة الصاعدة») أو عند تغير الساعة من القيمة 1 إلى القيمة 0 (ومنه التسمية «الجبهة الهابطة»).  
قبل أن نخوض في دارة القلاب RS المتزامن، سنقوم ببناء دارة جديدة تقوم بـالوظيفة نفسها، ولكن باستخدام بوابات من نوع NAND:



يمكن أن ندرس مختلف أوضاع هذه الدارة كما فعلنا في حالة الدارة المبنية بواسطة بوابات NOR، حيث يؤدي المدخلان R و S


الدور السابق نفسه، في حين يؤدي وضع المدخل  $RS = 11$  إلى المحافظة على القيمة السابقة للخرج، أما القيمة  $RS = 00$  فتؤدي إلى الإخلال بعمل دارة القلاب.

للقلاب في هذه الحالة المعادلة التالية:

$$q = \overline{R} + SQ$$

لنعد الآن إلى موضوعنا المتعلق بدارة القلاب RS المتزامن، الذي يعمل على الجبهة الصاعدة. هنا تبقى الدارة منيعة على التغيرات في الدخل، إلا عند تغيير إشارة الساعة من الواحد إلى الصفر، ويسمح هذا عندئذ بتغيير وحيد.

لنتأمل الآن الدارة المبينة فيما يلي، والمولفة من جزأين:



البوابات 1 و 2 و 3 و 4 في الدخل، وترتبط مباشرة بالمدخل الخارجي  $R$  و  $S$ ; وبوابات الخرج 5 و 6 التي تكون قلاباً RS. ولندرس أداء هذه الدارة عند تطبيق قيم الدخل المسموحة.


- لنفترض أولاً أن قيمة الدخل هي  $RS = 01$ , وذلك خلال وجود الساعة على القيمة صفر (مدة إطوال من زمن الانتشار في البوابات). هنا يكون خرج البوابة 1 مساوياً للواحد، أما خرج البوابة 4 فيكون مساوياً للصفر. وعند تغير الساعة من الصفر إلى الواحد يكون خرج البوابة 2 مساوياً للصفر في حين يكون خرج البوابة 3 مساوياً

للواحد، ونجد  $Q=1$ . لنلاحظ أن مخرجي البوابتين 2 و 3 لن يتغيرا مهما يكن التغير في المدخلين الخارجيين R و S أثناء بقاء الساعة على القيمة واحد، ذلك أن خرج البوابة 2 يؤثر بقيمتها الصفر في كلتا البوابتين 1 و 3. أما عند عودة الساعة إلى القيمة صفر، يكون مخرجها البوابتين 2 و 3 مساوين للواحد. ومن ثم تحافظ دارة RS الموجودة في الخرج على  $Q=1$ .

- في حالة الدخل  $RS = 10$  تكون المسألة متناظرة تماماً بالنسبة إلى الحالة السابقة، ويكون خرج البوابة 2 مساوياً للواحد في حين يكون خرج البوابة 3 مساوياً للصفر، وذلك عند تغيير الساعة من القيمة 1 إلى القيمة 0. لهذا نجد في الخرج القيمة  $Q=0$  التي تحافظ على نفسها ولو تغيرت قيم R و S خلال وجود الساعة على الواحد، ذلك لأن البوابتين 2 و 3 لن تغيرا من قيم مخرجيهما حتى تعود الساعة إلى القيمة صفر، وتأخذ هاتان البوابتان القيمة 1. ومن ثم تحافظ دارة RS الموجودة في الخرج على قيمتها السابقة.
- أخيراً، في حالة كون الدخل  $RS = 11$ ، قبل تغيير الساعة من الصفر إلى الواحد، يكون مخرجها البوابتين 1 و 4 مساوين للصفر، ومن ثم يبقى مخرجها البوابتين 2 و 3 مساوين للواحد، ويبيقيان على هذه القيمة مهما يكن التغير اللاحق في الساعة.


### 3 دارة القلاب JK المتزامن

إن المشكلة التي واجهتنا في القلاب RS هي كون بعض المدخل ممنوعة ( $RS = 11$ ) في حالة القلاب المبني باستخدام بوابات NOR، أو ( $RS = 00$ ) في حالة القلاب المبني باستخدام بوابات NAND) إذ تدخل الدارة في أوضاع تجعل استخدام القلاب محفوفاً ببعض المحاذير، لذا نلجأ عادة إلى تشكيلة أخرى مؤلفة من دارة RS، ولكن بمدخل هي جداء مدخل خارجية في مخارج RS، كما في الشكل التالي:



بفرض أن خرجي الـ RS متعاكسان، تكون مخارج بوابات الـ AND متعاكسة مهما كانت قيم المدخلين J و K. ومن ثم يكون مدخلا الـ RS متعاكسين ولن يساويا 11 أبداً. أما إذا كان مدخلا JK الخارجيان متساوين لـ 00 فتنتقل هذه القيمة إلى مدخل الـ RS. لذا لاحظ أن إعطاء القيمة 11 للمدخلين الخارجيين يؤدي بالقلاط إلى عكس مخرجيه باستمرار. لذا فعند إضافة مدخل ساعة إلى هذه الدارة وتحويلها إلى دارة متزامنة، تغير الدارة مخارجها عند كل نصف ساعة.

يعطى المخطط المبدئي لدارة القلاط JK المتزامن بالشكل التالي:



ولهذه الدارة جدول الحقيقة التالي:

| $JK \backslash Q$ | 00 | 01 | 11 | 10 |
|-------------------|----|----|----|----|
| 0                 | 0  | 0  | 1  | 1  |
| 1                 | 1  | 0  | 0  | 1  |


حيث تشير القيم داخل الجدول إلى قيمة الخرج بعد ورود إشارة

الساعة (وهي التي نشير إليها بالرمز  $q$ ). وبالعودة إلى الجدول السابق نجد معادلة  $JK$  الآتية:

$$q = \overline{Q}J + \overline{K}Q$$

لنلاحظ أن التزامن بالشكل الذي عرفناه من قبل لن تتحقق دارة  $JK$  المبينة أعلاه. يمكن تحقيق التزامن باستخدام تقنية السيد والتتابع (كما في دارة  $RS$  التي عالجناها سابقاً)، أو بجعل التزامن مرتبطة بتغير إشارة الساعة من الصفر إلى الواحد (جبهة صاعدة) أو عند تغير إشارة الساعة من الواحد إلى الصفر (جبهة هابطة). وفيما يلي مخطط لدارة قلاب  $JK$  متزامن على الجبهة الصاعدة.

تمرين: يتطلب التحقق من أداء هذا القلاب على وجه يطابق جدول الحقيقة المعروض آنفاً.




لنلاحظ أخيراً أن المدخل  $J$  يقوم بوضع المخرج  $Q$  على القيمة 1 عندما يكون  $JK = 10$  (أي يقوم بعملية Set) أما المدخل  $K$  فيقوم بوضع المخرج  $Q$  على القيمة 0 عندما يكون  $JK = 01$  (أي يقوم بعملية Reset). أما في حال إعطاء الدخل القيمة  $JK = 00$  فتحافظ الدارة على القيمة المخزنة فيها سابقاً كما في دارة  $RS$ .

تمرين: ماذا يحدث في حال إعطاء الدخل القيمة  $JK = 11$ ؟

#### 4 دارة القلاب D المتزامن

انطلاقاً من دارة القلاب JK يمكن أن نستنتج قلاباً ذا تطبيقات متعددة واستخدام بسيط، إذ يقوم هذا القلاب الجديد بإعطاء قيمة الدخل لحظة تغير الساعة على خرجه، ويحافظ عليها حتى نبضة الساعة القادمة (ولو تغيرت هذه القيمة خلال دور الساعة) ليُظهر من جديد القيمة الموجودة على الدخل طوال الدور القادم. نبني هذا القلاب انطلاقاً من دارة القلاب JK بعد وصل المدخل K بالمدخل J عن طريق عاكس، كما في الشكل التالي:



ونحصل على ما نسميه عادة بالقلاب D.  
يمكن الحصول على معادلة القلاب D من معادلة القلاب JK  
بتعويض  $K$  بـ  $\bar{J}$  :

$$q = J = D$$

تقرأ هذه المعادلة على الشكل التالي: قيمة خرج القلاب D، بعد تأهيل الساعة، هي قيمة الدخل نفسها قبل تأهيل الساعة.  
المدخل المشار إليه بـ C في الدارة المبنية أعلاه هو مدخل الساعة.  
أما المدخلان (Set) S و (Reset) R (Reset) فهما بالترتيب لوضع المخرج على الواحد أو الصفر في بداية عمل الدارة.

## 5 استخدام القلابات في العمليات التتابعية

تستخدم القلابات كما رأينا كعنصر ذاكرة، ولكن لخانة واحدة. ويمكن ربط مجموعة من القلابات لاستخدامها كذاكرة لكلمة. كما يمكن استخدام القلابات في تصميم عدادات تحتاج إليها في الحواسيب والنظم المنطقية.

### 1-5 العدادات

العدادات Counters هي أنظمة تتابعية ذات وظيفة محددة، ينتقل خرجها من قيمة إلى القيمة التالية عددياً عند حدوث تغير معلوم في الدخل. والعدادات عادة دارات ذات عمل حالي، بمعنى أن الخرج الحالي للعداد يتكرر بعد دورة عد كاملة.

هناك نوعان أساسيان من العدادات:

- العدادات المتزامنة: وهي عدادات تنتقل من وضع إلى الوضع التالي عند كل نبضة ساعة (إذا كانت المتغيرات الخارجية الأخرى تسمح بذلك)، علمًا بأن الساعة هي دخل لجميع قلابات الدارة. ينتمي هذا النوع من العدادات إذن إلى فئة النظم التتابعية المتزامنة.
- العدادات اللامتزامنة: وهي عدادات تنتقل من وضع إلى الوضع التالي بحسب المتغيرات الخارجية.

ثمة نوع آخر من العدادات نسميها بالعدادات المتزامنة/اللامتزامنة، يرتبط جزء منها بالساعة، ويرتبط الجزء الثاني بالجزء الأول ولا يرتبط مباشرة بالساعة.

سنعالج في هذه الفقرة العدادات المتزامنة ذات المدخل الخارجي الوحيد (وهو الساعة نفسها)، وذلك بسبب الخاصوصية التي تتمتع بها هذه الأنظمة من حيث التصميم.

يقوم العداد هنا بتسجيل عدد النبضات التي يكون مصدرها الساعة الخارجية (أو أي مصدر آخر يعطي تغيراً بين الصفر والواحد،

مثل محس يتغير خرجه مع مرور صناديق أمامه مثلاً، ونسمى العداد في هذه الحالة بعداد الحوادث Events Counter. نعرف سعة العداد بكونها متساوية لعدد النبضات التي يمكن للعداد تسجيلها، والتي يمكن قراءتها وفق ترميز العد الثنائي المختار. إن أكثر الترميزات شيوعاً هو الترميز الطبيعي.

نستخدم القلابات في تصميم العدادات، فعداد ذو  $n$  قلاب له سعة متساوية  $L = n^2$ . ويؤدي كون عدد الأوضاع المطلوبة  $N$  أصغر من  $n^2$  إلى وجود أوضاع ناقصة، ونسمى العداد عندها بعداد ذي ثقوب.

يكون العداد قابلاً للعكس إذا أمكن اختيار جهة العد بين عد تناظري Up وعد تصاعدي Down.

## 2-5 تصميم العدادات

يتكون العداد من:

- جملة منطقية تتبعية تستخدم عدداً من القلابات يتوقف عددها على عدد النبضات المراد عدتها.
  - مجموعة توصيات راجعة بين القلابات بحيث تكون وضعية القلابات بعد كل نبضة ساعة مطابقة للترميز المطلوب. ويساوي خرج العداد قيمة متحولات الحالة عند كل نبضة ساعة.
- توجد طريقتان لتصميم العدادات. تسمى الأولى بالطريقة المباشرة وتسمى الثانية بطريقة دوال التبديل. سنستعرض فيما يلي طريقة التصميم المباشر فقط، وذلك لسهولة استخدامها وعموميتها حيث يمكن استخدام أي نوع من القلابات.

**تصميم العدادات وفق الطريقة المباشرة باتباع الخطوات التالية:**

- 1 يحدد نوع القلابات المراد استخدامها في تصميم العداد المطلوب.
- 2 يحدد في جدول التالي الذي نريد مشاهدته على الخرج.

- 3 يحدد في جدول الوضع القائم للعداد بدلالة الوضع الحالي.
- 4 انطلاقاً من الجدولين السابقين، تُحدّد قيمة مداخل القلابات، وينظم ذلك في جدول ثالث.
- 5 نصوغ من جدول كارنو الذي يربط مخارج العداد في اللحظة الراهنة بمخارجها في اللحظة التالية معادلات مداخل القلابات.
- 6 ننقد أخيراً المخطط التقاني للعداد.

مثال: تصميم العدادات باستخدام قلابات JK  
 ليكن المطلوب تنفيذ عداد، مخارجـه A, B, C هي الترميز الطبيعي للأعداد من 0 إلى 7، وذلك باستخدام قلابات من نوع JK.  
 نرتب في جدول، مؤلف من قسمين، أوضاع العداد في اللحظة الراهنة وأوضاعه القادمة (عند ورود نبضة جديدة):

|   | A | B | C | a | b | c |
|---|---|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 | 1 | 0 |
| 2 | 0 | 1 | 0 | 0 | 1 | 1 |
| 3 | 0 | 1 | 1 | 1 | 0 | 0 |
| 4 | 1 | 0 | 0 | 1 | 0 | 1 |
| 5 | 1 | 0 | 1 | 1 | 1 | 0 |
| 6 | 1 | 1 | 0 | 1 | 1 | 1 |
| 7 | 1 | 1 | 1 | 0 | 0 | 0 |

حيث تشير الحروف الصغيرة a, b, c إلى قيمة الخرج في اللحظة القادمة، في حين تشير الحروف الكبيرة A, B, C إلى الخرج في اللحظة الحالية.

نحتاج في هذه المسألة إلى ثلاثة قلابات. ونكتب جدول الحقيقة للقلاب JK الذي يربط الخرج في اللحظة الحالية Q بالخرج في اللحظة القادمة بحسب قيم المدخل J و K:

| Q | q | J | K |
|---|---|---|---|
| 0 | 0 | 0 | X |
| 0 | 1 | 1 | X |
| 1 | 1 | X | 0 |
| 1 | 0 | X | 1 |

ومن معرفة قيم Q والمدخل J و K التي تؤدي إلى القيم المطلوبة q عند ورود نبضة جديدة، يمكن أن نجد قيم مداخل القلابات تبعاً لقيم مخارجها في اللحظة الراهنة. لإيجاد ذلك نرتب في جدول قيم مخارج القلابات في اللحظة الراهنة Q والقيم التالية q، ونحدد لكل قلاب قيم المدخل J و K التي تؤدي بالقلابات إلى القيم التالية q انطلاقاً من قيمها في هذه اللحظة Q. وبتطبيق ذلك على مسألتنا نجد أن مداخل القلابات الثلاثة تأخذ القيم المبينة في الجدول التالي:

| Q <sub>A</sub> | Q <sub>B</sub> | Q <sub>C</sub> | q <sub>a</sub> | q <sub>b</sub> | q <sub>c</sub> | J <sub>A</sub> | K <sub>A</sub> | J <sub>B</sub> | K <sub>B</sub> | J <sub>C</sub> | K <sub>C</sub> |   |
|----------------|----------------|----------------|----------------|----------------|----------------|----------------|----------------|----------------|----------------|----------------|----------------|---|
| 0              | 0              | 0              | 0              | 0              | 1              | 0              | X              | 0              | X              | 1              | X              |   |
| 1              | 0              | 0              | 1              | 0              | 1              | 0              | X              | 1              | X              | X              | 1              |   |
| 2              | 0              | 1              | 0              | 0              | 1              | 1              | 0              | X              | X              | 0              | 1              | X |
| 3              | 0              | 1              | 1              | 1              | 0              | 0              | 1              | X              | X              | 1              | X              | 1 |
| 4              | 1              | 0              | 0              | 1              | 0              | 1              | X              | 0              | 0              | X              | 1              | X |
| 5              | 1              | 0              | 1              | 1              | 1              | 0              | X              | 0              | 1              | X              | X              | 1 |
| 6              | 1              | 1              | 0              | 1              | 1              | 1              | X              | 0              | X              | 0              | 1              | X |
| 7              | 1              | 1              | 1              | 0              | 0              | 0              | X              | 1              | X              | 1              | X              | 1 |

حيث تشير Q<sub>A</sub> و Q<sub>B</sub> و Q<sub>C</sub> إلى مخارج القلابات الثلاثة. لنأخذ كمثال على أحد أسطر هذا الجدول السطر الثاني. نلاحظ أن القلاب الأول ينتقل من القيمة 0 إلى القيمة 0. مدخل القلاب في هذه الحالة هي: J<sub>A</sub> = 0 أما K<sub>A</sub> فيمكن أن يأخذ القيم 1 أو 0. أما القلاب الثاني فينتقل من الصفر إلى الواحد، ومن ثم فالمدخل J<sub>B</sub> يجب أن يكون مساوياً للواحد، أما المدخل K<sub>B</sub> فيمكنه أن يأخذ القيم 1 أو 0، وهكذا...

نشتق من الجدول السابق الجداول التالية الخاصة بمتغيرات دخل

كل من القلابات الثلاثة:  
- القلاب  $J_A, K_A$  -

| $Q_A$ | $Q_B$ | 00    | 01 | 11 | 10 |
|-------|-------|-------|----|----|----|
| 0     | 0     | 0     | X  | X  |    |
| 1     | 0     | 1     | X  | X  |    |
|       |       | $J_A$ |    |    |    |

| $Q_A$ | $Q_B$ | 00    | 01 | 11 | 10 |
|-------|-------|-------|----|----|----|
| 0     | X     | X     | 0  | 0  |    |
| 1     | X     | X     | 1  | 0  |    |
|       |       | $K_A$ |    |    |    |

ومنه المعادلات:

$$J_A = K_A = Q_B \cdot Q_C$$

- القلاب  $J_B, K_B$  -

| $Q_A$ | $Q_B$ | 00    | 01 | 11 | 10 |
|-------|-------|-------|----|----|----|
| 0     | 0     | X     | X  | 0  |    |
| 1     | 1     | X     | X  | 1  |    |
|       |       | $J_B$ |    |    |    |

| $Q_A$ | $Q_B$ | 00    | 01 | 11 | 10 |
|-------|-------|-------|----|----|----|
| 0     | X     | 0     | 0  | X  |    |
| 1     | X     | 1     | 1  | 1  |    |
|       |       | $K_B$ |    |    |    |

ومنه المعادلات:

$$J_B = K_B = Q_C$$

- القلاب  $J_C, K_C$  -


| $Q_A$ | $Q_B$ | 00    | 01 | 11 | 10 |
|-------|-------|-------|----|----|----|
| 0     | 1     | 1     | 1  | 1  |    |
| 1     | X     | X     | X  | X  | X  |
|       |       | $J_C$ |    |    |    |

| $Q_A$ | $Q_B$ | 00    | 01 | 11 | 10 |
|-------|-------|-------|----|----|----|
| 0     | X     | X     | X  | X  | X  |
| 1     | 1     | 1     | 1  | 1  | 1  |
|       |       | $K_C$ |    |    |    |

ومنه المعادلات:

$$J_C = K_C = 1$$

من جملة المعادلات السابقة نجد مخطط التوصيل التالي:



(المدخل  $S$  و  $R$  هي لوضع مخارج القلاب على القيمة 1 أو 0 في لحظة البدء).

تمرين: المطلوب بناء عداد تظهر على مخارجه الأرقام من 0 إلى 9 بالترميز الطبيعي، وذلك باستخدام قلابات JK.

مثال: تصميم العدادات باستخدام القلابات D  
بالطريقة نفسها المتّبعة آنفًا، يمكن تصميم عدادات باستخدام  
القلابات D.

ليكن المطلوب تنفيذ عداد باستخدام قلابات من نوع D، يظهر على مخرجيه  $Q_B$  و  $Q_A$  التالى الآتى:

| $Q_A$ | $Q_B$ |
|-------|-------|
| 0     | 1     |
| 1     | 1     |
| 1     | 0     |

الجدول المرافق للوضع القادم للعداد بدلالة الوضع الحالى هو:

| $Q_A$ | $Q_B$ | $q_A$ | $q_B$ |
|-------|-------|-------|-------|
| 0     | 1     | 1     | 1     |
| 1     | 1     | 1     | 0     |
| 1     | 0     | 0     | 1     |

ومنه نجد قيم مداخل القلابات كما يلي:

| $Q_A$ | $Q_B$ | $q_a$ | $q_b$ | $D_a$ | $D_b$ |
|-------|-------|-------|-------|-------|-------|
| 0     | 1     | 1     | 1     | 1     | 1     |
| 1     | 1     | 1     | 0     | 1     | 0     |
| 1     | 0     | 0     | 1     | 0     | 1     |

ومنه جداول كارنو التي تربط مخارج العداد في اللحظة الراهنة بمخارجها في اللحظة التالية:

| $Q_A$ | 0  | 1 |
|-------|----|---|
| $Q_B$ | 0  | X |
|       | 1  | 1 |
|       | Da |   |


| $Q_A$ | 0  | 1 |
|-------|----|---|
| $Q_B$ | 0  | X |
|       | 1  | 1 |
|       | Db |   |

ومنه معادلات مداخل القلابات:

$$D_a = q_b$$

$$D_b = \overline{q_a} + \overline{q_a}$$

يمكن بناءً على المعادلات المذكورة أعلاه إنشاء المخطط التقاني للعداد:



### 3-5 سجلات الانزياح


تستخدم سجلات الانزياح Shift Registers كذاكرة لكلمة تخزن فيه إما تسلسلياً (خانة بعد خانة) أو تفرعياً (تخزين الكلمة دفعة واحدة)، وتبقى الكلمة مخزنة حتى قراءتها التي يمكن أن تجري إما تسلسلياً

أو تفرعياً بحسب الحاجة. يمكن استبقاء المعلومات المخزنة أو التخلص منها بعد قراءتها أو تعديلها بكلمة جديدة. تستخدم القلابات المتزامنة بمختلف أنواعها في بناء السجلات، وبوجه خاص القلاب D. نعرف طول الكلمة المراد تخزينها في السجل بـ عدد الخانات الائتمانية المراد تسجيلها.

تصنف سجلات الانزياح تبعاً لشكل إدخال المعلومات وقراءتها على النحو التالي:

- **دخل تسلسلي وخرج تسلسلي**: أي إن خانات الكلمة تدخل إلى السجل خانة بعد خانة وتظهر على خرجه بالترتيب الذي أدخلت فيه، وذلك بعد عدد من نبضات الساعة يساوي إلى طول الكلمة.
- **دخل تسلسلي وخرج تفرعي**: أي إن الخانات تدخل إلى السجل خانة بعد خانة وتظهر على خرجه دفعه واحدة، بعد عدد نبضات ساعة مساوٍ لطول الكلمة.
- **دخل تفرعي وخرج تسلسلي**: أي إن الكلمة تُسجل كاملة في لحظة واحدة ثم تتبع قراءتها مع النبضة التالية، فتظهر على خرجه الخانة الأولى في لحظة التسجيل.
- **دخل تفرعي وخرج تفرعي**: أي إن الكلمة تُسجل كاملة في لحظة ما وتقرأ على الخرج في اللحظة نفسها. وتبقى الكلمة على دخله السجل حتى اللحظة التي نود فيها تغييرها.

وفيما يلي مثال عن سجل انزياح مبني باستخدام قلابات D بسعة أربع خانات. الدخل SI تسلسلي والخرج بالشكليين التفرعي والتسلسلي. الخرج التفرعي نجده في النقاط المشار إليها Q1, Q2, Q3, Q4 حيث نجد الكلمة كاملة بعد أربع نبضات ساعة CLK. نجد في اليمين الخانة التي أدخلت أولًا إلى السجل. وتشهد على الخرج التسلسلي SO الخانة التي أدخلت أولًا بعد أربع نبضات ساعة. وفي النبضة الخامسة للساعة نجد الخانة التي أدخلت إلى السجل في النبضة الثانية، وهلم جرا...



سنستعرض في الفصل القادم بشيء من التفصيل الدارات  
اللتتابعية المتزامنة. أما الدارات اللامتزامنة فتخرج عن إطار هذا  
الكتاب.

## الفصل الخامس

# الدارات التتابعية المتزامنة


### 1 مقدمة

ذكرنا في الفصل السابق أن الدارات التتابعية المتزامنة هي دارات تتبعية خرجها في لحظة ما يتعلق بدخلها الخارجي، ويتعلق ذلك بالمتغيرات الداخلية أو متغيرات الحالة في تلك اللحظة. يضاف إلى ذلك أن التغيرات في الخروج والمتغيرات الداخلية متحكمة بإشارة متغيرة بين الصفر والواحد ودورية في الغالب، نسميهما الساعة. ولا يمكن للخرج والمتغيرات الداخلية أن تغير من قيمتها إلا مرة، ومرة واحدة خلال دور الساعة. ولهذا تحافظ المتغيرات الداخلية والخرج على قيمتها أثناء دور الساعة ولو تغير الدخل الخارجي أكثر من مرة، ولا تتغير تلك القيم إلا أثناء انتقال إشارة الساعة من الصفر إلى الواحد (الجبهة الصاعدة)، أو من الواحد إلى الصفر (الجبهة الهابطة)، أو عندما تكون إشارة الساعة على القيمة واحد، أو القيمة صفر. فالجملة التتابعية المتزامنة هي إذن دائمًا في وضع مستقر، وتحدث التغيرات عند الانتقال من وضع مستقر إلى وضع مستقر آخر، وفق إيقاع الساعة.


لنتأمل المثال التالي:

على جملة منطقية أن تعطي على خرجها التسلسل التالي: أو لا 00

ثم 01 ثم 11 وبعدها 00 مادامت إشارة الدخل A تساوي الواحد، وفي حال أخذ الدخل A القيمة صفر تحافظ الدارة على خرجها السابق حتى يصبح الدخل A مساوياً للواحد من جديد لتنتابع الدارة توليد التسلسل المطلوب.



من الواضح أن تحقيق التتالي المطلوب لن يحدث إلا إذا افترضنا وجود إشارة دخل إضافية هي الساعة تجري التغيرات في الخرج على إيقاعها. ومنه نجد مخطط الأوضاع والانتقالات التالي:



حيث تشير الدوائر إلى الأوضاع المختلفة للدارة، التي توجد فيها بعد انتهاء أثر الساعة، أما الخطوط الموجهة فتشير إلى الانتقالات بين الأوضاع.

يظهر على هذه الخطوط قيمة الدخل وإلى يمينها قيمة الخرج المموافقة. فإذا كنا في الوضع 1 مثلاً يكون الخرج 11، وعند قدوم نبضة ساعة نبقى في الوضع 1 إذا كان الدخل مساوياً للصفر أو ننتقل إلى الوضع 2 إذا كان الدخل مساوياً للواحد، ويصبح الخرج عندها مساوياً

٥٠، ونبقى في هذا الوضع في النسبة القادمة إذا كان الدخل معديداً أو نتابع المسير إلى الوضع ٣، وهكذا...  
للحظة أن الساعة كدخل لم تظهر صراحة في مخطط الانتقالات، وإنما ضمناً. فعند الانتقال من وضع إلى آخر أو البقاء في الوضع نفسه يظهر التغير في الخرج بدلالة الدخل، وهذا الانتقال يجري تبعاً لإيقاع الساعة الخارجية.

## ٢ تصميم الدارات التتابعية المترادفة

يتبع في تصميم الدارات التتابعية المترادفة الخطوات التالية، مع ملاحظة أننا نستخدم في المقام الأول القلوب المترادفة (ذلك أننا لم نظهر وضوحاً الساعة كدخل خارجي):

- ١ تحديد مخطط الأوضاع والانتقالات انطلاقاً من نص المسألة بعد مناقشته من مختلف جوانبه.
- ٢ تحديد جدول الانتقالات من مخطط الأوضاع والانتقالات، وكذلك جدول الخرج المرافق.
- ٣ تحديد الأوضاع المتكافئة، وهي الأوضاع التي تقود إلى أوضاع جديدة متماثلة أو متكافئة ولها الخرج نفسه، واحتزال جدول الانتقالات إن أمكن.
- ٤ ترميز جدول الانتقالات.
- ٥ تحديد معادلات الحالة تبعاً لنوع القلوب التي ستستخدم في تنفيذ الدارة.
- ٦ تنفيذ الدارة والتتحقق من أدائها.

جدول الانتقالات والخرج بالنسبة لمثالنا السابق هو:

| A            | 0 | 1 | Z | A=0 | A=1 |
|--------------|---|---|---|-----|-----|
| الوضع الحالى | 1 | 1 | 2 | 11  | 00  |
| الوضع الجديد | 2 | 2 | 3 | 00  | 01  |
|              | 3 | 3 | 1 | 01  | 11  |

حيث Z هو الخرج.

لا توجد في هذا الجدول أوضاع متكافئة. أي إن الانتقال من الوضع 1 مثلاً لن يؤدي إلى الأوضاع التي ستنتقل إليها من الوضع 2 أو الوضع 3.

نعطي للوضع 1 الترميز 11 وللوضع 2 الترميز 00، وللوضع 3 الترميز 01. وقد أخذنا بهذا الترميز لتطابقه مع الخرج، وهو أمر ليس ضرورياً ولكنه يختصر من معادلات الخرج، ومن ثم من عدد البوابات التي ستستخدم في تنفيذ الدارة.  
نسمى X و Y متغيري الحالة اللذين يخزنان ما طرأ على الجملة في الماضي (ذاكرة)، لنجصل بذلك على الجدول التالي، الذي نسميه جدول الحالة:

| X  | 0  | 1  |
|----|----|----|
| XX | 00 | 01 |
| 01 | 01 | 11 |
| 11 | 11 | 00 |
| 10 | XX | XX |

حيث نشير بالحرف X إلى أوضاع عدم التعين.

للحظ أن هذا الترميز قد أدى إلى تغيير في ترتيب الأسطر وذلك لتحقيق التجاور، فالسطر الأول في جدول الانتقالات أصبح السطر الثالث في جدول الحالة، في حين أصبح السطر الثاني في

جدول الانتقالات السطر الأول في جدول الحالة، والسطر الثالث في جدول الانتقالات أصبح الثاني في جدول الحالة. وبذلك يكون ترميز الحالة مطابقاً لترميز الخرج.

ملاحظة هامة: لنذكر أن الانتقال من قيم متحولات الحالة المبينة إلى يسار الجدول والقيم داخل الجدول وعلى السطر نفسه لا يحدث إلا بعد النبضة التالية للساعة، وهذا ما ينطبق على الخرج أيضاً. أما قيم متحولات الحالة داخل الجدول فتصبح مساوية لقيمة الموجودة في يساره بعد ببرهة  $\delta t$  أقصر من دور الساعة.

نجد معادلات الحالة:

$$x = A \cdot Y \cdot \bar{X} + \bar{A} \cdot X$$

$$y = \bar{A} \cdot Y + A \cdot \bar{Y} + \bar{X} \cdot Y$$

حيث يشير الحرف الكبير  $X$  إلى قيمة متغير الحالة في اللحظة قبل ورود نبضة الساعة؛ أما الحرف الصغير  $x$  فيشير إلى قيمة متغير الحالة في اللحظة التالية لقدوم نبضة الساعة التالية. ويقال مثل ذلك عن متغير الحالة الثاني. لنلاحظ أن الخرج ينطبق على الحالة  $XY$  وذلك بسبب الخيار الذي اعتمدناه لترميز جدول الانتقالات.

### 3 تنفيذ الدارات التتابعية باستخدام القلابات

#### 1-3 التنفيذ باستخدام القلابات JK

لنتذكر أن معادلة القلاب JK هي:

$$q = J \cdot \bar{Q} + \bar{K} \cdot Q$$

حيث  $J$  مداخل القلاب و  $q$  هو خرجه بعد أن تصبح الساعة فعالة، أما  $Q$  فهو خرج القلاب قبل أن تصبح الساعة فعالة.

وكما تُظهر المسألة السابقة، نحتاج إلى قلابين ليرتبط كل متحول من متحولات الحالة بإحدى القلابين، وما علينا تحديده الآن هو مداخل القلابين. لذلك نعيد صياغة المعادلتين أعلاه وفقاً لشكل معادلة

القلاب JK على النحو التالي:


$$x = A \cdot Y \cdot \bar{X} + \bar{A} \cdot X$$

$$y = A \cdot \bar{Y} + (\bar{A} + \bar{X}) \cdot Y$$

وبالمطابقة مع معادلة القلاب نجد:


$$Jx = A \cdot Y, Kx = A, Jy = A, Ky = A \cdot X$$

ومنه مخطط الدارة:




مثال:

تستقبل دارة منطقية رسائل مؤلفة من ثلاث خانات تأتي تباعاً على خط إرسال وحيد، على هذه الدارة أن تعطي على خرجها Z القيمة 1 كلما تحقق التتالي  $E(t-2) = X, E(t-1) = 1, E(t) = 1$  (حيث t هي اللحظة الراهنة، و  $t-1$  اللحظة السابقة، و  $t-2$  اللحظة الأسبق)، أي كلما كان آخر خانتين من رسالة ثلاثة الخانات مساويتين للواحد، وذلك مهما تكن قيمة الخانة الأولى. يشير الحرف X إلى أن الدخل قد يكون واحداً أو صفرأ.



هذه الدارة تتبعية كما يشير إلى ذلك نص المسألة، وهي متزامنة لعدم إمكان التمييز بين خانتين متتاليتين حين تساويهما بالقيمة إلا عن طريق ساعة خارجية.

يعطى مخطط الأوضاع والانتقالات كما يلي:



حيث ننتقل من الوضع 1 إلى الوضع 2 مع أول نبضة ساعة مهما تكن قيمة الدخل، بعد ذلك نذهب من الوضع 2:

- إما إلى الوضع 4 إذا كان الدخل مساوياً للصفر، لنعود بعد ذلك إلى الوضع 1 وبخرج معدوم أي كانت قيمة الدخل عند الانتقال من 4 إلى 1:

- أو إلى الوضع 3 إذا كان الدخل مساوياً 1، ونعود بعد ذلك إلى الوضع 1 بخرج معدوم إذا كان الدخل معدوماً أو بخرج يساوي 1 إذا كان الدخل مساوياً للواحد.

الانتقال بين وضع وأخر يجري تبعاً لإيقاع الساعة.

من المخطط السابق نجد جدول الانتقالات والخرج التالي:

| A \ Z | 0 | 1 | 0 | 1 |
|-------|---|---|---|---|
| 1     | 2 | 2 | 0 | 0 |
| 2     | 4 | 3 | 0 | 0 |
| 3     | 1 | 1 | 0 | 1 |
| 4     | 1 | 1 | 0 | 0 |

ولا توجد أوضاع متكافئة وضوحاً.

لنعط للوضع 1 الترميز 00، وللوضع 2 الترميز 01، وللوضع 3 الترميز 11، وأخيراً للوضع 4 الترميز 10. ولتكن X و Y متغيري الحال.

نجد جدول الحال:

| X\Y | A | 0  | 1  |
|-----|---|----|----|
| 00  |   | 01 | 01 |
| 01  |   | 10 | 11 |
| 11  |   | 00 | 00 |
| 10  |   | 00 | 00 |

وعليه فمعادلات الحالة هي:

$$x = Y \cdot \bar{X}$$

$$y = \bar{X} \cdot \bar{Y} + A \cdot \bar{X}$$

أو بالشكل الذي يقابل صيغة القلاب JK:

$$x = Y \cdot \bar{X}$$

$$y = \bar{X} \cdot \bar{Y} + A \cdot \bar{X} \cdot Y$$

ومنه:

$$Jx = Y, Kx = 1, Jy = \bar{X}, Ky = \bar{A} + X$$

أما جدول الخرج فهو:

| X\Y | A | 0 | 1 |
|-----|---|---|---|
| 00  |   | 0 | 0 |
| 01  |   | 0 | 0 |
| 11  |   | 0 | 1 |
| 10  |   | 0 | 0 |


ومنه فمعادلة الخرج:

$$Z = A \cdot X \cdot Y$$

لنلاحظ أن الخرج لن يأخذ القيمة 1 بمجرد أن تصبح مركبتا الحالة مساويتين للواحد، وإنما بعد نبضة جديدة للساعة كما يبين ذلك جدول الحالة والخرج، على هذا يجب إلحاق الخرج بقلاب إضافي توصل مدخله كما يلي:

$$Jz = A \cdot X \cdot Y, Kz = \bar{A} \cdot X \cdot Y$$

ومنه مخطط الدارة المطلوبة:




### 2-3 التنفيذ باستخدام القلوبات D

نستعرض الآن طريقة التنفيذ باستخدام القلوبات من نوع D، وذلك بتأمل المثال التالي:

على دارة منطقية أن تقوم باختبار لكل أربع خانات ثنائية متتالية، ربع ربع، بحيث تعطي على خرجها القيمة 1 كلما كان عدد القيم المساوية للواحد في الخانات الأربع التي يطبق عليها الاختبار زوجياً، أو كانت كل الخانات مساوية للصفر.

هل الدارة اللازمة لتنفيذ ذلك من النوع المتزامن أم لا؟ الجواب بنعم ذلك أنه لن يمكننا تعرف خانتين متساويتين ومترافقتين بدون إشارة إضافية للتمييز، وهي الساعة.

**مخطط الأوضاع والانتقالات:**



ومنه جدول الانتقالات والخرج:

| A |   |   | Z |   |
|---|---|---|---|---|
|   | 0 | 1 | 0 | 1 |
| 1 | 5 | 2 | 0 | 0 |
| 2 | 3 | 6 | 0 | 0 |
| 3 | 4 | 7 | 0 | 0 |
| 4 | 1 | 1 | 0 | 1 |
| 5 | 6 | 3 | 0 | 0 |
| 6 | 7 | 4 | 0 | 0 |
| 7 | 1 | 1 | 1 | 0 |

لذا نحتاج إلى ثلاثة قلابات، ذلك أننا نحتاج إلى ثلاثة متغيرات حالة.

من ترميز جدول الانتقالات يمكن استنتاج مدخل القلابات D كما في الجدول التالي:

| A<br>X<br>Y<br>Z | 0   | 1   | 0  | 1 | 0  | 1 | 0         | 1 | 0 | 1 |
|------------------|-----|-----|----|---|----|---|-----------|---|---|---|
|                  | Da  |     | Db |   | Dc |   | Z :output |   |   |   |
| 000              | 110 | 001 | 1  | 0 | 1  | 0 | 0         | 1 | 0 | 0 |
| 001              | 011 | 111 | 0  | 1 | 1  | 1 | 1         | 1 | 0 | 0 |
| 011              | 010 | 101 | 0  | 1 | 1  | 0 | 0         | 1 | 0 | 0 |
| 010              | 000 | 000 | 0  | 0 | 0  | 0 | 0         | 0 | 0 | 1 |
| 110              | 111 | 011 | 1  | 0 | 1  | 1 | 1         | 1 | 0 | 0 |
| 111              | 101 | 010 | 1  | 0 | 0  | 1 | 1         | 0 | 0 | 0 |
| 101              | 000 | 000 | 0  | 0 | 0  | 0 | 0         | 0 | 1 | 0 |
| 100              | XXX | XXX | X  | X | X  | X | X         | X | X | X |

ومنه معادلات القلابات:

$$Da = (\bar{Y} \cdot \bar{Z} + X \cdot Y) \cdot \bar{A} + \bar{X} \cdot Z \cdot A$$

$$Db = (\bar{X} \cdot \bar{Y} + \bar{X} \cdot Z) \cdot \bar{A} + \bar{X} \cdot \bar{Y} \cdot Z + X \cdot \bar{Z} + X \cdot Y \cdot A$$

$$Dc = (\bar{X} \cdot \bar{Y} + \bar{X} \cdot Z) \cdot A + \bar{X} \cdot \bar{Y} \cdot Z + X \cdot \bar{Z} + X \cdot Y \cdot \bar{A}$$

أما معادلة الخرج فهي:


$$W = \bar{X} \cdot Y \cdot \bar{Z} \cdot A + X \cdot \bar{Y} \cdot \bar{A}$$

وعلى أساس المعادلات السابقة، يمكن توصيل القلابات الثلاثة مع ملاحظة أننا نحتاج أيضاً إلى قلب للخرج.

نلاحظ في المثال السابق كثرة عدد البوابات اللازمة لتحقيق الدوال الخاصة بمداخل القلابات، حتى لو أخذنا بعين الاعتبار وجود حدود مشتركة بين الدوال المنطقية الخاصة بهذه المدخل. من الطبيعي إذن أن نوجه لأنفسنا السؤال التالي: هل يمكن تنفيذ المسألة بعدد أقل من البوابات والقلابات؟ لنلاحظ أولاً الفصل بين عدد البوابات المنطقية وعدد القلابات، فعدد القلابات مرتبط بعدد متحولات الحالة أو بعدد الأوضاع المثلية للجملة، ومن ثم يجب البحث عن أقل عدد أوضاع كاف لتحقيق المسألة، أما عدد البوابات المنطقية فهو مرتبط بترميز جدول الأوضاع، لهذا يجب استخدام أفضل ترميز ممكن لجدول الأوضاع.

## 4 ترميز جدول الأوضاع

اتبعنا فيما سبق طريقة مباشرة في ترميز الأوضاع، إلا أن المسألة ليست دائماً بهذه السهولة. بوجه عام، نبحث عن ترميز يأخذ بعين الاعتبار التجاوزات بين الأوضاع، بناء على مخطط يربط الأوضاع والتجاوزات فيما بينها. وفي حالة مثالنا السابق نجد مخطط التجاوزات والترميز التالي:



الذي يعطي جدول الترميز التالي:

| A<br>x y z | 0   |     | 1 |   | Da |   | Db |   | Dc |   | Z : output |   |
|------------|-----|-----|---|---|----|---|----|---|----|---|------------|---|
|            | x   | y   | x | y | x  | y | x  | y | x  | y | x          | y |
| 000        | X   | X   | X | X | X  | X | X  | X | X  | X | X          | X |
| 001        | 101 | 101 | 1 | 1 | 0  | 0 | 1  | 1 | 1  | 1 | 0          | 0 |
| 011        | 001 | 010 | 0 | 0 | 0  | 1 | 1  | 0 | 0  | 0 | 0          | 0 |
| 010        | 101 | 101 | 1 | 1 | 0  | 0 | 1  | 1 | 1  | 0 | 1          | 1 |
| 110        | 010 | 001 | 0 | 0 | 1  | 0 | 0  | 1 | 0  | 0 | 0          | 0 |
| 111        | 011 | 110 | 0 | 1 | 1  | 1 | 1  | 0 | 0  | 0 | 0          | 0 |
| 101        | 111 | 100 | 1 | 1 | 1  | 0 | 1  | 0 | 0  | 0 | 0          | 0 |
| 100        | 110 | 011 | 1 | 0 | 1  | 1 | 0  | 1 | 0  | 0 | 0          | 0 |

ومن ثم تكون لدينا المعادلات التالية:

$$Da = \overline{X} \overline{Y} + \overline{X} \overline{Z} + AXZ + \overline{A}XY$$

$$Db = \overline{A} \cdot X + AYZ + \overline{Y} \overline{Z}$$

$$Dc = \overline{A} \overline{X} + \overline{A} Z + AYZ + \overline{X} \overline{Y}$$


أما معادلة الخرج فهي:

$$W = \overline{A} \cdot \overline{X} \cdot \overline{Y} + A \cdot \overline{X} \cdot \overline{Z}$$

## 5 أوضاع التكافؤ

علينا أن نسأل أنفسنا أمام كل مسألة عن العدد الأصغر من الأوضاع اللازم لحل المسألة المطروحة، لأن ذلك يقودنا إلى أقل عدد من متغيرات الحالة، أي إلى أقل عدد لازم من القلابات. والسؤال الآن: كيف نصل إلى هذا العدد الأصغر أيًّا كان تمثيل المسألة بمخطط الأوضاع والانتقالات (والذي نفترضه بدون أخطاءطبعاً؟)؟ الجواب في حذف الأوضاع المتكافئة الذي لن ندخل في تفاصيله، ولكن سنوضحه بالعودة إلى مثال السابق.

لنلاحظ أنه كان من الممكن وضع مخطط مختلف للانتقالات بحيث يكون لدينا خمسة عشر وضعاً على النحو التالي:



حيث عولجت هنا كل امكانية على حدة.


من مخطط الأوضاع والانتقالات هذا نجد جدول الانتقالات التالي:

| A  | الخرج الوضع التالي |    |   |   |
|----|--------------------|----|---|---|
|    | 0                  | 1  | 0 | 1 |
| 1  | 3                  | 2  | 0 | 0 |
| 2  | 5                  | 4  | 0 | 0 |
| 3  | 7                  | 6  | 0 | 0 |
| 4  | 9                  | 8  | 0 | 0 |
| 5  | 11                 | 10 | 0 | 0 |
| 6  | 13                 | 12 | 0 | 0 |
| 7  | 15                 | 14 | 0 | 0 |
| 8  | 1                  | 1  | 0 | 1 |
| 9  | 1                  | 1  | 1 | 0 |
| 10 | 1                  | 1  | 1 | 0 |
| 11 | 1                  | 1  | 0 | 1 |
| 12 | 1                  | 1  | 1 | 0 |
| 13 | 1                  | 1  | 0 | 1 |
| 14 | 1                  | 1  | 0 | 1 |
| 15 | 1                  | 1  | 1 | 0 |

نلاحظ من الجدول السابق أن الأوضاع 8 و 10 و 12 و 15 هي أوضاع متكافئة، وتكون صفتاً تكافؤ، بمعنى أن لها الأوضاع القادمة نفسها وكذلك الخرج في حالة الدخل نفسه. وبال مشابهة، فالأوضاع 9 و 11 و 13 و 14 هي أوضاع متكافئة وتكون فيما بينها صفتاً تكافؤ. وينجم عن هذا تكافؤ الأوضاع 4 و 6 التي تكون صفتاً تكافؤ أيضاً، وكذلك تكافؤ الأوضاع 5 و 7 التي تكون صفتاً تكافؤ آخر. ومن ثم نحصل على جدول أوضاع مكافئ هو:

| A | 0 | 1 | 0 | 1 |
|---|---|---|---|---|
| 1 | 3 | 2 | 0 | 0 |
| 2 | 5 | 4 | 0 | 0 |
| 3 | 4 | 5 | 0 | 0 |
| 4 | 9 | 8 | 0 | 0 |
| 5 | 8 | 9 | 0 | 0 |
| 8 | 1 | 1 | 0 | 1 |
| 9 | 1 | 1 | 1 | 0 |

وهذا يقود إلى مخطط الأوضاع والانتقالات التالي المكافئ للمخطط الأول:





الجزء الثاني

المعالجات الصغرية

وبنيان الحواسيب



## الفصل الأول

# وحدة المعالجة المركزية -

## المعالج 8086

### 1 مقدمة

تدل لفظة حاسوب، تبعاً لاشتقاقها اللغوي، على آلية مهمتها الحساب، ولكن استخدامات الحاسوب العملية تتتجاوز هذا المعنى الأولى بكثير. ومع أنه ليس من اليسير إعطاء تعريف دقيق لما هي الحاسوب، فإنه يمكن مبدئياً الاصطلاح على أنه «آلية إلكترونية قادرة على تداول المعلومات (ذات الطبيعة الرقمية) بسرعة كبيرة، بهدف معالجتها أو تنسيقها أو تخزينها أو نقلها، وذلك عن طريق تنفيذ برنامج يحدد بدقة خطوات العمل المطلوب إنجازه».

تختلف طبيعة المعلومات التي يتداولها الحاسوب باختلاف المجال أو الحقل الذي يستخدم فيه. فقد تكون تلك المعلومات عددية، مثل المعلومات العلمية والهندسية، أو الإحصائية والمالية؛ أو قد تكون على هيئة نصوص نريد معالجتها ونشرها، أو تخزينها واسترجاعها عند الطلب؛ أو على هيئة بيانات أو صور أو أصوات نريد معالجتها أو تعرفها أو عرضها؛ أو على شكل إشارات إلكترونية، كالقياسات

وإشارات التحكم في المنظومات الصناعية وما أشبهه. وفي جميع الأحوال، يجب أن تُقدم المعلومات للحاسوب بصيغة رقمية، وتجري معالجة تلك المعلومات، كما سنرى، باستخدام مجموعة من العمليات الحسابية والمنطقية يختلف حجمها ودرجة تعقيدها باختلاف الحاسوب المستخدم.

يظهر مما سبق أن الحاسوب آلة متعددة التطبيقات يمكن استخدامها في مجالات متنوعة من أجل أداء مهام مختلفة. والسؤال الذي يطرح نفسه هنا هو: كيف يمكن «تخصيص» عمل الحاسوب تبعاً للمهمة الموكلة إليه؟ بمعنى آخر: كيف يمكن أن نعرف للحاسوب الوظيفة التي نريد منه تنفيذها في لحظة معينة؟ لا بد إذن من وجود وسيلة لتزويد الحاسوب بالطريقة الواجب اتباعها لإنجاز المهمة. تسمى تلك الوسيلة ببرمجة الحاسوب، وتتم عن طريق تزويد الحاسوب ببرنامج يتكون من سلسلة من التعليمات التي يستطيع الحاسوب فهمها، والتي تحدد بدقة تتبع الخطوات المؤدية بمجموعها إلى تنفيذ العمل المطلوب.

باختصار، نقول أن الحاسوب يتكون من منظومة من التجهيزات الإلكترونية المادية (أو الكيان الصلب) التي يمكن أن تُنفذ عليها مجموعة كبيرة من الوظائف المتنوعة؛ ويجري تعريف وتحديد الوظيفة المطلوبة في لحظة معينة بواسطة عمليات البرمجة. نطلق عادة على منظومة البرامج العاملة على الحاسوب اسم البرمجيات (أو الكيان الليّن).

تعرف الطالب في مادة سابقة بنية الحاسوب ومكوناته الأساسية. أما هذه المادة، فالغرض منها الدخول في تفاصيل تلك المكونات. وسنبدأ في هذا الفصل بدراسة وحدة المعالجة المركزية، أخذين عنها مثلاً المعالج الصغيري 8086 من شركة Intel. وقد اخترنا هذا المعالج لأنَّه السلف الأول لعائلة المعالجات 80x86 (التي تنتهي إليها المعالجات 80386، و 80486 و Pentium) والتي تكون، كما هو معروف،

لبّ الحواسيب الشخصية PC المتواقة مع IBM، بأجيالها المختلفة. يقدم الفصل الثاني من هذا الجزء من الكتاب عرضاً لأهم الدارات المحيطية ودارات الدخل/الخرج المستخدمة في الحواسيب. أما الفصل الثالث، أضخم فصول الكتاب، فنخصصه لدراسة لغة المجمع للمعالج 8086. وأخيراً نقدم في الفصلين التاليين لحة سريعة إلى بعض تقنيات المعالجة المتقدمة: المعالجة التفرعية في الفصل الرابع، وبنيان الحواسيب ذات مجموعة التعليمات الموجزة في الفصل الخامس.

## 2 تذكرة ببنية الحاسوب

يتتألف أي حاسوب من وحدة المعالجة المركزية CPU ومن الذاكرة، ومن وحدات الدخول والخرج. وترتبط هذه المكونات بعضها ببعض بواسطة مجموعة من الخطوط التفرعية التي تسمى المسرى Bus. وسنصنف فيما يلي عمل كل من هذه الأجزاء على حدة.

• الذاكرة: يحتاج أي حاسوب إلى نوعين من الذاكرة: الذاكرة المميزة (ROM) والذاكرة الحية (RAM); وقد يستخدم أيضاً أقراص تخزين مغناطيسية أو ضوئية. الهدف الأساسي من وجود الذاكرة هو تخزين سلسلة التعليمات المراد تنفيذها (أي البرنامج); أما الوظيفة الثانية للذاكرة فهي تخزين المعطيات التي سيتعامل معها الحاسوب.

• وحدة الدخل/الخرج: تسمح هذه الوحدة بتبادل المعطيات بين الحاسوب والعالم الخارجي. ومن الطرفيات الأساسية ذكر لوحة المفاتيح، والشاشة، والطابعة، والموديم. تسمى الوسائل المادية التي تربط الحاسوب بالعالم الخارجي المعابر Ports. فمعبر الدخل مثلاً يسمح للمعطيات المدخلة عبر لوحة المفاتيح أو عبر مبدل تمثيلي/رقمي بالدخول إلى الحاسوب. أما معبر الخرج فيستخدم

لإرسال المعطيات من الحاسوب إلى الطرفيات، كشاشة العرض أو الطابعة أو المبدل الرقمي/التمثيلي. ويتألف المعبر، من وجهة نظر فيزيائية، من مجموعة قلابات D تسمح للمعطيات بالعبور بناءً على أمر من وحدة المعالجة المركزية.

**وحدة المعالجة المركزية:** وهي النواة الأساسية في أي نظام حاسوبي، فهي تحكم عمل الحاسوب، فتجلب التعليمات الثنائية من الذاكرة، وتفككها إلى أعمال بسيطة تستطيع تنفيذها. وتحتوي وحدة المعالجة المركزية CPU على وحدة الحساب والمنطق ALU، وهي الجزء المسؤول عن تنفيذ العمليات الحسابية كالجمع والطرح، أو العمليات المنطقية كعمليات AND, OR, XOR وعمليات الإزاحة. وتستمد الوحدة أوامرها من وحدة التحكم Control Unit. وتحوي وحدة المعالجة المركزية كذلك عدداً للعناوين، يخزن عنوان التعليمة التالية الواجب جلبها، أو عنوان المعطيات المراد قرائتها أو كتابتها. إضافة إلى ذلك، تحتوي وحدة المعالجة المركزية على سجلات عامة الاستخدام تفيد في تخزين المعطيات الثانوية.

**المسري:** وهو مجموعة من الخطوط المادية المستخدمة في وصل مكونات الحاسوب الأساسية. ويتألف مما يلي:

- خطوط العناوين: وهي التي تسمح لوحدة المعالجة المركزية بعنونة الذاكرة أثناء عملية القراءة أو الكتابة. يتعلق عدد المواقع التي تستطيع وحدة المعالجة المركزية التعامل معها بـ عدد خطوط العنوانين. فإذا كان عدد الخطوط هو  $N$  فإن عدد المواقع الممكن الوصول إليها هو  $N^2$ . مثلاً، إذا كان لوحدة معالجة مركزية عدد خطوط قدره 16 خطأ، فإن هذه الوحدة تستطيع الوصول إلى  $2^{16}$  (أي 65536) موقعًا.

- خطوط المعطيات: هذه الخطوط ثنائية الاتجاه، أي إنها تستخدم لنقل المعطيات من وإلى وحدة المعالجة المركزية. فعلى سبيل

المثال، يمكن لهذه الخطوط نقل المعلومات من معبر ما إلى وحدة المعالجة المركزية.

- خطوط التحكم: تستخدم وحدة المعالجة المركزية مجموعة خطوط التحكم لتأهيل عمل الذاكرة أو لتأهيل معبر من معابر الحاسوب لتبادل المعلومات. فمثلاً عند قراءة كلمة من الذاكرة، تضع وحدة المعالجة المركزية عنوان موقع الذاكرة المطلوب على خطوط العنوانين، وترسل إشارة القراءة على خطوط التحكم. فتتأهيل الذاكرة من جراء ذلك، وترسل محتوى ذلك الموقع على خطوط المعلومات، حيث تستطيع وحدة المعالجة المركزية قراءتها.


### 3 وحدة المعالجة المركزية للمعالج 8086

ينتمي المعالج 8086 INTEL إلى سلسلة المعالجات الصفرية ذات 16 خانة، ويقصد بذلك أن وحدة المعالجة المركزية، وسجلاته الداخلية، ومعظم تعليماته صممت لتعامل مع الكلمات الثنائية المرمزة على 16 خانة. فالمعالج 8086 له 16 خطأً لنقل المعلومات، فيمكنه إذن قراءة أو كتابة كلمات مرمزة على 8 خانات أو 16 خانة في الذاكرة أو في أحد المعابر.

ويحتوي مساري المعالج على 20 خطًّا عنونة، وهذا ما يجعل عدد المواقع التي يستطيع المعالج الوصول إليها هو<sup>20</sup> 1 048 576 موقعاً (أي 1 048 576 موقعاً). وتُخزن الكلمات المرمزة على 16 خانة في الذاكرة باستخدام موقعين متتاليين (كل موقع يحتوي على كلمة من 8 خانات). فإذا كانت الثنائية الأولى موجودة في موقع ذي عنوان زوجي، فإن المعالج يستطيع الوصول إلى الكلمة بتمامها بعملية واحدة. أما إذا كان عنوان الثنائية الأولى فردياً، فإن المعالج سيقرؤها في دور أول، ثم سيقرأ الثنائية الأخرى في دور آخر.

ومن الضروري، قبل كتابة برامج للمعالج الصفرى 8086، فهم بنية الداخلية ومعرفة سجلاته الداخلية. تتالف وحدة المعالجة

المركبة من جزأين مستقلين هما: وحدة التواجه مع المسرى BIU (Bus Interface Unit)؛ ووحدة التنفيذ EU (Execution Unit). ويسمح تقسيم العمل بين هاتين الوحدتين بتسرير وقع المعالجة (انظر الشكل 1).



الشكل 1: المخطط الصندوقى لوحدة المعالجة المركزية للمعالج 8086.

### 1-3 وحدة التواجه مع المسرى

تضع هذه الوحدة العنوانين على المسرى، وتجلب التعليمات من الذاكرة، وتقرأ المعطيات من الذاكرة والمعابر، وتكتب النتائج في الذاكرة والمعابر. بمعنى آخر، تضطلع الوحدة BIU بكلفة عمليات نقل المعطيات والعنوانين على المسرى. وسنشرح فيما يلي عمل الأجزاء الوظيفية المكونة لهذه الوحدة.

#### 1-1-1 الرتل

لزيادة سرعة تنفيذ البرنامج تجلب الوحدة BIU سلفاً ست تعليمات من الذاكرة وتحفظ هذه الثمانيات الست داخل مجموعة سجلات تعمل بطريقة «الداخل أولاً يخرج أولاً» FIFO. وهذا يعني أن الثمانية الأولى ستقرأ أولاً للترسل إلى وحدة التنفيذ، تليها الثمانية الثانية وهكذا. تُسمى تلك السجلات الرتل Queue.

من جهة أخرى، تستطيع وحدة التواجه أن تجلب التعليمات وتخزنها في الرتل أثناء قيام وحدة التنفيذ بتفكيك التعليمية أو تنفيذها، والذي لا يتطلب استخدام المسرى.

عندما تصبح وحدة التنفيذ جاهزة للتعليمية التالية، فإن عليها أن تقرأ فقط التعليمية الجديدة من رتل وحدة التواجه، وهذا أسرع بكثير من جلبها من الذاكرة. فالجلب يتطلب وضع العنوانين على المسرى وإرسال إشارة القراءة، ثم قراءة الكلمة من خطوط المعطيات. وهذه الطريقة تماثل إلى حد بعيد عمل البناء. فبدلاً من أن يبحث البناء كل مرة عن قطعة الأجر ويرصدها، يستطيع أن يضع بالقرب منه مخزوناً صغيراً من الأجر، يصل إليه بسرعة، ويقوم مساعدته بتبثة هذا المخزون باستمرار.

تنفذ جميع تعليمات المعالج 8086 وفق الطريقة المذكورة، باستثناء تعليمتي القفز والاستدعاء JUMP & CALL. وفي تلك الحالة،

ينبغي إفراج الرتل من التعليمات، ثم شحنه ثانيةً بدءاً من العنوان الجديد. وتسمى آلية جلب التعليمات الجديدة أثناء تنفيذ التعليمات **الحالية بالتوارد Pipelining**.

### 2-1-3 سجلات القطاعات

تحتوي وحدة التواجه على أربعة سجلات ذات 16 خانة تسمى سجلات القطاعات Segment Registers، وهي: سجل قطاع البرنامج CS (Code Segment)؛ وسجل قطاع المكدس SS (Stack Segment)؛ وسجل قطاع المعطيات DS (Data Segment)؛ وسجل القطاع الإضافي ES (Extra Segment). تُستخدم هذه السجلات لتخزين الجزء العلوي (16 خانة) من عناوين البداية للقطاعات الأربع التي يحتاج إليها المعالج 8086 في تنفيذ البرنامج. فكما ذكرنا سابقاً تضع وحدة التواجه عنواناً مرزاً على 20 خانة على خطوط العناوين، أي إنها قادرة على عنونة 048 576 1 ثمانية. ولما كان المعالج لا يستطيع، في لحظة معينة، أن يتعامل مع فضاء يزيد عن 65536 ثمانية (أي 64K ثمانية) فقد وجب تقسيم الفضاء الكلي إلى قطاعات. ويبين الشكل 2 القطاعات الأربع المستخدمة.


يمكن أن تكون هذه القطاعات مستقلة بعضها عن بعض، أو أن تتراكب فيما بينها. فمثلاً يمكن أن نجد في نظام ما أن القطاعات الأربع تبدأ من العنوان ذاته 0h.

يفيد سجل قطاع البرنامج في حفظ الجزء العلوي من عنوان البداية لمكان تخزين البرنامج. ولتحديد عنوان البداية تحديداً كاملاً، تضيف وحدة التواجه أربعة أصفار في الجزء السفلي من العنوان لإتمامه إلى 20 خانة.

#### مثال:

إذا كان محتوى السجل CS هو 348Ah، فعنوان البداية سيكون .348A0h

يمكن إذن للقطاعات أن تبدأ من أي موقع في الذاكرة بشرط أن ينتهي عنوان ذلك الموقع بأربعة أصفار.




الشكل 2: توزع القطاعات الأربع في فضاء عناوين المعالج.

يطلق اسم المكدس على جزء من الذاكرة يُخصص لتخزين العناوين والمعطيات أثناء تنفيذ البرامج الفرعية. ويُستخدم سجل قطاع المكدس لتخزين الجزء العلوي (ذي 16 خانة) من عنوان بداية المكدس. وسيرد شرح مفصل لاستخدام المكدس في الفصل الثالث.

### 3-1-3 مؤشر التعليمات

كما ذكرنا آنفاً، يخزن سجل قطاع البرنامج CS الجزء العلوي من عنوان بداية القطاع الذي يستجلب منه وحدة التواجة التعليمات. يفيد مؤشر التعليمات IP (Instruction Pointer) في تخزين 16 خانة من العنوان الذي يستجلب منه وحدة التواجة التعليمية المقبلة، وهذا العنوان ينتمي حتماً إلى قطاع البرنامج. وبكلمة أخرى، فهذا العنوان يمثل الانزياح الواجب إضافته إلى محتوى سجل CS للوصول إلى التعليمية. فالسجل CS يؤشر نحو القاعدة Base، أي بداية قطاع البرنامج، في حين يخزن مؤشر التعليمات انزياح Offset التعليمية المقبلة عن عنوان القاعدة. ويظهر الشكل 3 آلية جمع الانزياح المخزن في السجل IP إلى العنوان القاعدي CS.



الشكل 3: إضافة محتوى السجل IP إلى السجل CS لتوليد العنوان الحقيقي للتعليمية المقبلة.  
أ) المخطط. ب) آلية الحساب.

نلاحظ أن محتوى السجل CS يزاح أولاً بأربع خانات نحو اليسار، ثم يجمع جمعاً مباشراً إلى محتوى السجل IP. فإذا كان محتوى السجل CS هو 348Ah فعند إزاحته يساراً يصبح 348A0h وهذا يمثل عنوان بداية القطاع. يضاف إلى ذلك محتوى السجل IP وهو 4214h، لنحصل على العنوان الحقيقي الكامل 38AB4h. وتمثل عادةً العناوين الحقيقية في المعالج 8086 المرمزة على 20 خانة،  
بقيمتين هما: القاعدة والانزياح ويكتبهما كما يلي: الانزياح: القاعدة.  
فمثلاً، يكتب العنوان الحقيقي 38AB4h كما يلي: 348A:4214h.

### 2-3 وحدة التنفيذ

تخبر وحدة التنفيذ في المعالج 8086 وحدة التوجيه عن مكان جلب التعليمات أو المعمليات، وتقوم بتفكيك التعليمات وتنفيذها. وهي تحتوي على الأجزاء الوظيفية التالية:

#### 1-2-3 دارات التفكيك


تقوم دارات التفكيك Decoding بترجمة التعليمات المقرؤة من الذاكرة إلى سلسلة من الأفعال التي تنفذها وحدة التنفيذ بواسطة وحدة الحساب والمنطق.

#### 2-2-3 وحدة الحساب والمنطق

توكيل إلى هذه الوحدة مهمة تنفيذ العمليات الحسابية الأساسية، مثل الجمع والطرح، والعمليات المنطقية البسيطة مثل عمليات AND و OR والإزاحة. وهي تنفذ هذه العمليات على حد سواء، كل منها مرمز على 16 خانة (انظر الشكل 1). وللدلالة على نتائج عملها، تتصل هذه الوحدة بسجل خاص يسمى سجل الريابيات أو سجل الحالة.

### 3-2-3 سجل الرایات

يطلق اسم راية Flag على الخانة التي تدل على تحقق شرط معين من جراء تنفيذ تعليمات ما، أو يمثل إيعازاً محدداً لوحدة التنفيذ. وتحتوي وحدة التنفيذ في المعالج 8086 على سجل رایات طوله 16 خانة، منها 9 خانات ذات دلالة وبسبع غير مستخدمة (انظر الشكل 4).



الشكل 4: سجل الرایات في المعالج 8086.

تُستخدم ست رایات في الدلالة على تحقق شرط ما بعد تنفيذ التعليمات الحالية. فعلى سبيل المثال، تدل راية الحمل Carry، عندما تكون متساوية للواحد، على أن نتيجة جمع عددين مرمزين على 16 خانة أكبر من أن يُرمز على العدد نفسه من الخانات. وإذا كان ناتج الجمع عدداً قابلاً للترميز على 16 خانة فإن الرایة ستبقى متساوية للصفر. ونصف فيما يلي عمل رایات المعالج:

- راية الحمل CF (Carry Flag): وقد ذُكرت سابقاً.
  - راية التثبت PF (Parity Flag): وتصبح متساوية للواحد عندما يكون عدد الخانات الواحدية في القيمة الناتجة من وحدة الحساب والمنطق زوجياً.
  - راية الحمل المساعد AF (Auxiliary Flag): وتصبح متساوية للواحد عندما يكون ناتج جمع الأوزان الدنيا للعددين أكبر من أن يُرمز على 8 خانات.
  - راية الإشارة SF (Sign Flag): وتصبح متساوية للواحد عندما يكون حاصل طرح عددين سالباً.
  - راية الفائض OF (Overflow Flag): وتصبح متساوية للواحد عندما يكون جداء عددين أكبر من أن يُرمز على 16 خانة.
- أما الرایات الثلاث الباقيّة، وتسمى رایات التحكم، فهي تُستخدم

في قيادة بعض العمليات في المعالج، ويختلف عملها عن الرايات السابقة من حيث طريقة الكتابة فيها. فقيم الرايات الست الأولى تكتبها وحدة التنفيذ، أما رايات التحكم فيمكن للمبرمج أن يكتب فيها القيمة المناسبة. وهذه الرايات هي:

- راية التنفيذ الخطوي (Trap Flag) TF: وتسمح، عندما تصبح قيمتها مساوية للواحد، بتنفيذ البرنامج خطوة خطوة.
- راية المقاطعة (Interrupt Flag) IF: وهي تفيد في سماح أو منع المقاطعات في المعالج.
- راية الاتجاه (Direction Flag) DF: وهي تُستخدم أثناء تنفيذ التعليمات الخاصة بسلاسل المحارف.

#### 4-2-3 السجلات العامة الاستخدام

نلاحظ من الشكل 2 أن لوحدة التنفيذ ثمانية سجلات عامة تسمى .AL, AH, BL, BH, CL, CH, DL, DH


يمكن استخدام هذه السجلات استخداماً منفصلاً لتخزين المعطيات الثانوية المرمزة على 8 خانات. ويُطلق اسم المراكم Accumulator على السجل AL لأنّه يتمتع بصفات خاصة.

من جهة أخرى، يمكن دمج كل سجلين معاً لتخزين كلمات مرمزة على 16 خانة، فيُدمج معاً السجلان AL و AH والسجلان BL و BH والسجلان CL و CH والسجلان DL و DH. ويُرمز إلى كل من هذه السجلات المدمجة باسم جديد. فالزوج AL-AH يسمى AX والزوج BX-BL يسمى BH-BL، وكذلك يسمى السجلان CL-CH السجل CX، DL-DH يسمى DX. ويقوم السجل AX بدور المراكم في العمليات على الأرقام المرمزة على 16 خانة.

#### 5-2-3 سجل مؤشر المكدس

كما ورد سابقاً، يُطلق اسم المكدس Stack على جزء الذاكرة

المخصص لتخزين المعطيات والعناوين اللازمة لتنفيذ البرامج الفرعية. ويتبع المعالج 8086 تعريف قطاع من الذاكرة يصل إلى 64K ثمانية للقيام بدور المكدس. يُخزن الجزء العلوي من عنوان بداية القطاع في السجل SS، أما انزياح العنوان الحالي عن عنوان البداية فيُخزن في السجل SP. ويقصد بالعنوان الحالي عنوان موقع الذاكرة الذي خُزنت فيه آخر كلمة في المكدس. ويسمى ذلك الموقع بأعلى المكدس أو قمة المكدس Top of Stack. ونجد في الشكل 5 مثلاً عن عمل المكدس.



الشكل 5: العنونة في قطاع المكدس.

أ) المخطط. ب) آلية الحساب.

### 6-2-3 سجلات الدليل

تحوي وحدة التنفيذ، إضافة إلى مؤشر المكدس، ثلاثة سجلات طول كل منها 16 خانة، وهي: مؤشر القاعدة (Base Pointer) BP، ودليل المصدر (Destination Index) DI (Source Index)، ودليل الوجهة SI (Destination Index). يمكن

استخدام هذه السجلات في تخزين المعطيات الثانوية كأي سجل عام. إلا أن استخدامها الرئيسي هو تخزين انزياح معلومة ما في أحد قطاعات الذاكرة. فعلى سبيل المثال، يستخدم السجل SI لتخزين انزياح كلمة في قطاع المعطيات، وهذا يعني أن عنوان تلك الكلمة الحقيقي ينتج من إزاحة محتوى السجل DS أربع خانات نحو اليسار، وإضافة محتوى السجل SI إلى النتيجة.

## 4 إشارات المسرى

ذكرنا سابقاً أن المعالج هو وحدة تقوم بتنفيذ التعليمات المخزنة في الذاكرة. ولكي يستطيع المعالج تنفيذ تعليمات ما ينبغي أن يقرأ هذه التعليمات من الذاكرة.

بعد التحليل، يقوم المعالج بتنفيذ التعليمات (سواء تضمنت التعليمية عملية حسابية أو منطقية). وقد يضطر المعالج، تبعاً لنوع التعليمية، إلى تخزين النتيجة في الذاكرة.

معنی آخر، لابد للمعالج من القيام بعمليات قراءة وكتابة في الذاكرة أو في إحدى الطرفيات الأخرى. ويستطيع ذلك بواسطة الإشارات الإلكترونية<sup>1</sup> التي يتبادلها مع الذاكرة أو الطرفيات.

نصف في هذه الفقرة تسلسل الإشارات المتبادلة على مسرب المعالج أثناء عمليتي القراءة والكتابة.

### 1-4 عملية القراءة من الذاكرة

عندما يقرأ المعالج قيمة ما من الذاكرة فإنه يستخدم خطوط العنونة والمعطيات AD<sub>0-15</sub> وخطوط العنونة العليا A<sub>16-19</sub> وخطوط التحكم التالية: RD, ALE, M/IO, S0-S2, READY, DEN, DT/R (انظر الشكل 6).

يتضمن تنفيذ تعليمات ما في المعالج عدة عمليات أساسية (وهي

<sup>1</sup> انظر في الملحق الثالث وصف مراقب المعالج 8086 الخارجية.

جلب التعليمية وتحليلها وتنفيذها وتخزين النتائج). تحتاج كل عملية أساسية إلى عدد من أدوار الساعة CLK للتنفيذ، وتسمى كل عملية منها دور الآلة Machine Cycle على مجموعة أدوار الساعة CLK اللازمة لتنفيذ تعليمية ما تفيدها كاملاً. فيحتوي إذن دور التعليمية على دور أو أكثر من أدوار الآلة، وهذا يحتوي بدوره على مجموعة أدوار من الساعة CLK.

أثناء القراءة، يؤهل المعالج أولاً الإشارة  $\overline{M/IO}$  فيضعها على المستوى العالي (5 volts) إذا أراد مخاطبة الذاكرة، أو على المستوى المنخفض (0 volt) في حال مخاطبة معبر د/خ. (يشار على المخطط بتقطيع عندما تتغير قيمة الإشارة).

ولتحليل المخطط ينبغي تتبع الإشارات من اليسار نحو اليمين. بعد وضع قيمة  $\overline{M/IO}$  المناسبة، يضع المعالج عنوان الذاكرة (أو الم عبر) المراد قراءته مستخدماً المراقب  $AD_{0-15}$  و  $A_{16-19}$ . وفي الوقت ذاته، يولّد نبضة على الخرج ALE للدلالة على جاهزية العنوان الموجود على الخطوط  $AD_{0-15}$ . كما يحدد المعالج طول الكلمة المطلوبة بواسطة الإشارة  $\overline{BHE}$ .

بعد وضع العنوانين، يستعد المعالج لقراءة القيمة من الذاكرة (أو من الم عبر) فيؤهل إشارة القراءة  $\overline{RD}$ ، وهذا ما يدعى الطرفية أو الذاكرة إلى وضع المعطيات على الخطوط.

أما إشارة الجاهزية READY فهي تدل على أن الذاكرة أو الطرفية جاهزة لتبادل المعلومات مع المعالج. فإذا وجد المعالج على هذا الدخل القيمة 0 (أي إن إشارة الجاهزية غير فعالة) فإنه سيدخل في حالة انتظار Wait State إلى أن تصبح الطرفية جاهزة، وعندئذٍ يستأنف عمله.

هناك إشارتان يخرجهما المعالج لقيادة دارات مساعدة خارجية وهما  $\overline{DT/R}$ ,  $\overline{DEN}$ . تدل الإشارة الأولى  $\overline{DT/R}$  على اتجاه المعطيات.

فمثلاً في حالة القراءة، تأخذ هذه الإشارة القيمة '0' للدالة على أن المعلومات تتجه من الذاكرة نحو المعالج. أما الإشارة DEN، فهي تتأهل عندما تظهر المعطيات على خطوط العنونة والمعطيات AD<sub>0-15</sub>.


## 2-4 عملية الكتابة في الذاكرة

يظهر الشكل 6 أيضاً مخططاً لإشارات المسرى أثناء عملية الكتابة. ويبدو، بالمقارنة بحالة القراءة، أن هناك تشابهاً واضحاً في تسلسل العمل.

يضع المعالج أولاً القيمة المناسبة على الخرج M/IO لتحديد هوية الوجهة (ذاكرة أم معبر)، ثم يخرج عنوان الموقع المطلوب الكتابة فيه على خطوط العنونة والمعطيات AD<sub>0-16</sub> ، ويؤهل الإشارة BHE عند تعامله مع كلمة مرمرة على 16 خانة. بعد ذلك، يولّد نبضة على الخرج ALE للدالة على جاهزية العناوين على المسرى.

أما المرحلة التالية، فهي مختلفة عن حالة القراءة. إذ يخرج المعالج القيمة المراد كتابتها على الخطوط AD<sub>0-15</sub>، ويؤهل إشارة الكتابة WR للإيعاز إلى الذاكرة أو إلى معبر الدخل/الخرج بالكتابة. يدخل بعدها المعالج في حالة الانتظار لإشارة الجاهزية READY، وحين وصولها ينتقل إلى تنفيذ التعليمية التالية.

يضع المعالج، أثناء عملية الكتابة، القيمة المناسبة على الخط DT/R لتحديد اتجاه المعلومات. ففي هذه الحالة، تكون قيمة الإشارة '1'، لأن المعلومات تتجه من المعالج نحو الذاكرة أو الطرفية. ويؤهل الخط DEN فور خروج المعطيات على خطوط المسرى لتنبيه الدارات الخارجية إلى وجود المعطيات.



الشكل 6: إشارات المسري أثناء عمليتي القراءة والكتابة.

## الفصل الثاني

# الوحدات المحيطية والدخل/الخرج

### 1 مقدمة

ذكرنا في الفصل السابق إن معظم الوظائف الحسابية الرئيسية للحواسيب تحتاج إلى مكونين أساسيين هما وحدة المعالجة المركزية والذاكرة، إذ تجلب وحدة المعالجة المركزية التعليمات والمعطيات من الذاكرة وتعود لتخزن النتائج فيها. ولكن الحاسوب يحتاج إلى عناصر أخرى يمكن تسميتها بنظام الدخل/الخرج، الغرض الأساسي منها نقل المعطيات بين الذاكرة أو وحدة المعالجة المركزية من جهة، وبين العالم الخارجي (الذي يتضمن الوحدات المحيطية، كالطابعات مثلاً، ووحدات التحكم الخاصة بهذه التجهيزات) من جهة أخرى.

يمكن تسمية عمليات الإدخال والإخراج، التي تقوم وحدة المعالجة المركزية بالتحكم التام فيها بعمليات الدخل/الخرج المبرمجة I/O Programmed، فتنفذ وحدة المعالجة المركزية البرنامج الذي يقوم بإطلاق وتوجيه وإنهاء عمليات الدخل/الخرج. لاحتياج عمليات الدخل/الخرج المبرمجة إلى تجهيزات وعناصر خاصة، ولكنها تأخذ الكثير من وقت وحدة المعالجة المركزية في عمليات تحكم بسيطة، كالتتحقق من وضعية أحد تجهيزات الدخل/الخرج لمعرفة حاجة الجهاز إلى تخديم من وحدة المعالجة المركزية.

ويمكن أيضاً القيام بنقل كتلة من المعطيات من وإلى الذاكرة من


خلال جهاز الدخول/الخرج، دون تدخل وحدة المعالجة المركزية، وذلك بزيادة تعقيد بنية التحكم في الدخول/الخرج بدرجة طفيفة نسبياً. وي يتطلب ذلك أن يكون جهاز الدخول/الخرج، أو المتحكم الخاص به، قادرًا على توليد عناوين الذاكرة ونقل المعلومات من أو إلى الذاكرة، إضافةً إلى إمكان طلب استحواذ المسرى Bus وأالية انتخاب. تبقى وحدة المعالجة المركزية في هذا النمط من العمل مسؤولة عن إطلاق عملية نقل كل كتلة معطيات، ومن ثم يقوم جهاز الدخول/الخرج بإجراء عملية النقل دون حاجة وحدة المعالجة المركزية إلى تنفيذ أي برنامج، وتتفاعل وحدة المعالجة المركزية مع جهاز الدخول/الخرج عندما يطلب هذا الجهاز الاستحواذ على المسرى من وحدة المعالجة المركزية. نسمى هذا النمط من الدخول/الخرج بالتنفيذ المباشر إلى الذاكرة DMA (Direct Memory Access).

كذلك قد تُزوّد أجهزة الدخول/الخرج بدارات تمكّنها من طلب الخدمة من وحدة المعالجة المركزية، أي طلب تنفيذ برنامج محدد لتقديم جهاز الدخول/الخرج، يسمى هذا الطلب بالمقاطعة Interrupt. ويحرر هذا الإمكان وحدة المعالجة المركزية من عبء اختبار حالة الدخول/الخرج دوريًا. تسبب المقاطعة انتقال وحدة المعالجة المركزية إلى تنفيذ برنامج معالجة المقاطعة، بعد حفظ حالة البرنامج الذي كانت تقوم بتنفيذه عند ورود طلب المقاطعة، وتعود إلى متابعة تنفيذ البرنامج المقاطع، عند الانتهاء من خدمة المقاطعة<sup>1</sup>. تملك معظم الحواسيب اليوم إمكانات التنفيذ المباشر إلى الذاكرة والمقاطعة، وهذا ما يتطلب إضافة وحدات تحكم خاصة بالمقاطعة وبالتنفيذ المباشر إلى الذاكرة.

توجد كذلك اليوم وحدات تحكم تمنع جهاز الدخول/الخرج إمكان التحكم المطلق في عمليات الدخول/الخرج، وتسمى معالجات الدخول/الخرج (I/O Processors)، وهي تملك إمكان التنفيذ المباشر إلى الذاكرة ومقاطعة وحدة المعالجة المركزية، إضافةً إلى إمكان تنفيذ

<sup>1</sup> انظر الفصل الرابع، الفقرة 4 من أجل دراسة المقاطعة من الناحية البرمجية.

برامج خاصة بعمليات الدخول/الخرج. تستطيع معالجات الدخول/الخرج القيام بعدة عمليات نقل معلومات منفصلة بين الذاكرة وجهاز (أو عدة أجهزة) في الدخول/الخرج دون الرجوع إلى وحدة المعالجة المركزية، وغالباً ما تتصل بالجهاز الذي تتحكم فيه عن طريق مسرى منفصل عن المسرى الأساسي يسمى بمسرى الدخول/الخرج I/O BUS. كما يبين الشكل 1.



الشكل 1: استخدام مسرين منفصلين أحدهما للذاكرة الأساسية والثاني للدخول/الخرج.

## 2 عمليات الدخول/الخرج المبرمجة

سنبحث أولاً في طريقة التحكم في الدخول/الخرج على وجهه مبرمج، وهي طريقة متاحة في معظم الحواسيب، وتحتاج كما ذكرنا آنفاً إلى تنفيذ كافة عمليات الدخول/الخرج تحت السيطرة المباشرة لوحدة المعالجة المركزية، أي إن كل عملية نقل معلومات من جهاز الدخول/الخرج تحتاج إلى تنفيذ تعليمة من قبل المعالج. يجري عادة النقل بين سجل في وحدة المعالجة المركزية (كسجل المراكم الرئيسي في وحدة المعالجة المركزية مثلاً) وبين سجل مؤقت Buffer Register متصل بجهاز الدخول/الخرج. لا يملك جهاز الدخول/الخرج إمكان النفاذ المباشر إلى الذاكرة الأساسية، وتحتاج عملية نقل المعلومات من جهاز

الدخل/الخرج إلى الذاكرة الأساسية إلى تنفيذ تعليمتين من قبل وحدة المعالجة المركزية هما: تعليمـة إدخـال لـنـقل الكلـمة من جـهاز الدـخل/الـخـرـج إلى وـحدـة المعـالـجـة المـركـزـيـة، وـتـعـلـيمـة تخـزـين لـنـقل الكلـمة من وـحدـة المعـالـجـة المـركـزـيـة إـلـى الـذاـكـرـة الأـسـاسـيـة.


## 1-2 عنونـة الدـخل/الـخـرـج

تـتـخـاطـب كلـ من أـجهـزة الدـخل/الـخـرـج وـالـذاـكـرـة الأـسـاسـيـة وـوـحدـة المعـالـجـة المـركـزـيـة، بـواـسـطـة مـسـرى وـحـيد مشـترـك تـسـتـخـدـم فـيـه نـفـس خطـوطـ العنـونـة التي تـنـتـخـب مـوـاـقـع الـذاـكـرـة الرـئـيـسـيـة لـاختـيـار أـجـهـزة الدـخل/الـخـرـج. تـسـمـى كـل عـقـدة وـصـلـ بـيـن المسـرـى الأـسـاسـي وجـهاـز الدـخل/الـخـرـج مـعـبـر دـخـل/خـرـج I/O Port، وـيـسـنـد إـلـيـها عنـوان فـرـيدـ. قد يـتـضـمـن مـعـبـر الدـخل/الـخـرـج سـجـل تخـزـين مؤـقـتـ لـمـعـطـيـاتـ، وـهـذـا مـا يـجـعـلـه يـبـدو مـشـابـهـاً لـلـذاـكـرـة الأـسـاسـيـة منـ وـجـهـة نـظـر وـحدـة المعـالـجـة المـركـزـيـة.

يـخـصـصـ في بـعـضـ الحـوـاسـيـبـ جـزـءـ منـ مـسـاحـةـ العنـونـةـ الخـاصـةـ بـالـذاـكـرـةـ الأـسـاسـيـةـ لـمـعـابـرـ الدـخـل/الـخـرـجـ، وـتـسـمـىـ هـذـهـ الـاـسـتـرـاتـيـجـيـةـ بـالـدـخـل/الـخـرـجـ المـحـجـوزـ منـ الـذاـكـرـةـ Memory-Mapped I/O. فـيـ هـذـهـ الـحـالـةـ، تـصـبـحـ تـعـلـيمـاتـ جـلـبـ المـعـطـيـاتـ منـ (أـوـ تخـزـينـهاـ فـيـ)ـ المـوقـعـ Xـ عمـليـاتـ إـدخـالـ وـإـخـرـاجـ مـنـ وـإـلـىـ المـوقـعـ Xـ، الـذـيـ يـمـثـلـ عنـوانـاًـ لـمـعـبـرـ الدـخل/الـخـرـجـ. وـتـسـتـخـدـمـ تـعـلـيمـاتـ الجـلـبـ Fetchـ وـالتـخـزـينـ Storeـ منـ/فـيـ الـذاـكـرـةـ الـاعـتـيـادـيـةـ لـنـقـلـ كـلـمـةـ مـعـطـيـاتـ منـ وـإـلـىـ جـهاـزـ الدـخل/الـخـرـجـ دونـ الـحـاجـةـ لـتـعـلـيمـاتـ خـاصـةـ بـالـدـخـل/الـخـرـجـ. يـبـينـ

الـشـكـلـ 2ـ الـبـنـيـةـ الـضـرـورـيـةـ لـهـذـاـ النـمـطـ مـنـ الدـخـل/الـخـرـجـ.

تـسـتـخـدـمـ خـطـوطـ التـحـكمـ فـيـ القرـاءـةـ Readـ وـالـكـتـابـةـ Writeـ، الـتـيـ تـقـومـ بـتـفـعـيلـهاـ وـحدـةـ المعـالـجـةـ المـركـزـيـةـ عـنـدـ تـفـكـيـكـ تـرـمـيزـ الـتـعـلـيمـاتـ الـتـيـ تـتـعـامـلـ مـعـ الـذاـكـرـةـ، بـإـطـلاقـ إـمـاـ دـوـرـةـ نـفـاذـ إـلـىـ الـذاـكـرـةـ أوـ عـمـلـيـةـ نـقـلـ مـنـ مـعـبـرـ دـخـل/خـرـجـ.




الشكل 2: الدخل/الخرج المبرمج على مساحة عنونة مشتركة بين الذاكرة والدخل/الخرج (دخل/خرج محجوز من الذاكرة).

هناك بنية أخرى شائعة الاستخدام تكون فيها مساحات عنونة الذاكرة مفصولة عن مساحات عنونة الدخل/الخرج، كما يبين الشكل 3، حيث تقوم تعليمات التعامل مع الذاكرة بتشغيل خطوط التحكم في القراءة والكتابة الخاصة بالذاكرة ReadM و WriteM دون أن تؤثر في أجهزة الدخل/الخرج. نحتاج في هذه البنية إلى تعليمات دخل/خرج خاصة لتقوم بتشغيل خطوط التحكم في القراءة والكتابة الخاصة بالدخل/الخرج ReadI/O و WriteI/O التي تقوم بنقل كلمة معطيات بين معبر الدخل/الخرج المعنونة ووحدة المعالجة المركزية. في هذه الاستراتيجية يمكن جهاز الدخل/الخرج وموقع ذاكرة رئيسي أن يكون لهما نفس العنوان؛ وتستخدم عائلة المعالجات 8080 من شركة إنتل INTEL، على سبيل المثال، هذه البنية للدخل/الخرج.

## 2-2 تعليمات الدخل/الخرج الأساسية

يمكن تحقيق الدخل/الخرج المبرمج بتعليمتين برمجيتين فقط. تنقل مثلاً الـ **الـ IN** X كـ **ـ مـ عـ بـرـ الدـ خـ /ـ خـ رـ** X إلى المراكم Accumulator في المعالج، في حين تـ **ـ نـ قـ لـ تـ عـ لـ يـ مـ ةـ X** OUT X كـ **ـ مـ عـ بـرـ الدـ خـ /ـ خـ رـ** X إلى المراكم إلى معبر الدخل/الخرج X. يتوقع المعالج عند تنفيذه لتعليمات

الدخل/الخرج IN/OUT أن تكون معبر الدخل/الخرج المعنونة جاهزة للاستجابة للتعليمية المنفذة.



الشكل 3: الدخل/الخرج المبرمج بمساحات عنونة للدخل/الخرج منفصلة عن مساحة عنونة الذاكرة.

عند عدم استخدام المصافحة Handshaking، أي عندما لا يقوم جهاز الدخل/الخرج بتوليد إشارة إشعار Acknowledgement، يجب أن يقوم جهاز الدخل/الخرج بنقل المعطيات من وإلى المسري خلال مدة محددة. إذن لضمان عدم ضياع المعطيات، وحتى لا يمتد زمن تعليمات الدخل/الخرج كثيراً، يفضل أن تتعارف وحدة المعالجة المركزية حالة جهاز الدخل/الخرج لكي تجري عملية النقل عندما يكون جهاز الدخل/الخرج في حالة الجاهزية. في هذا النمط من عمليات الدخل/الخرج تبرمج وحدة المعالجة المركزية لاختبار حالة جهاز الدخل/الخرج قبل إطلاق عملية نقل المعطيات. يمكن غالباً تمثيل حالة الجهاز بخانة ثنائية وحيدة تتصل بأحد خطوط المعطيات.

يتطلب تحديد حالة جهاز الدخل/الخرج الحالة البرمجية التالية:

- 1- Read the status information.
- 2- Test the status to determine if device is ready to begin data transfer.
- 3- If not ready, return to step 1; otherwise proceed with data transfer.

يبين المقطع التالي برنامجاً، مكتوباً بلغة المجمع Assembler الخاصة بالمعالج 8080، يقوم بنقل كلمة معطيات من جهاز الدخل/الخرج إلى مراكم وحدة المعالجة المركزية. يفترض البرنامج أن

جهاز الدخل/الخرج متصل بالبوابتين 1 و 2 (الجهاز A في الشكل 2) وأن حالة جهاز الدخل/الخرج موجودة دوماً على المعبر 1 وأن المعطيات المطلوبة موجودة على المعبر 2 عندما تدل الكلمة الحالة على الجاهزية.

|       |           |   |
|-------|-----------|---|
| Wait: | IN 1      | ; read I/O device status in to accumnlator.     |
|       | CPI READY | ; compare immediate word READY                  |
|       |           | ; to accumulator:                               |
|       |           | ; If equal set flag Z=1,                        |
|       |           | ; Otherwise set flag Z=0.                       |
|       | JNZ Wait  | ; If Z # 1 (I/O device not ready) jmup to wait. |
|       | IN 2      | ; read data word in to accumulator              |

### 3-2 تعليمات دخل/خرج إضافية

إذا كانت الطريقة الأساسية للتحكم في الدخل/الخرج هي طريقة الدخل/الخرج المبرمج، فقد توفر وحدة المعالجة المركزية بعض التعليمات الإضافية، إلى جانب تعليمتي IN و OUT المذكورتين سالفاً، كتعليمات نقل كتلة من المعطيات، الخ...

يمكن تبسيط عملية وصل أجهزة الدخل/الخرج إلى نظم الحواسيب باستخدام دارات إلكترونية جاهزة معيارية تسمى بدارات الترابط للدخل/الخرج أو معاير الدخل/الخرج أو موائمات (واجهات) الترابط. تسمح هذه الدارات بوصول أجهزة مختلفة المواصفات إلى مسرب مشترك باستخدام أقل عدد ممكن من العناصر الإلكترونية. ويعود السجل المؤقت الوحيد الكلمة أبسط دارة ترابط. وهو يعمل كعلبة بريد أثناء عمليات الدخل/الخرج، في SEND إليه عنوان فريد ويجري النفاذ إليه تماماً كموقع في الذاكرة الأساسية. وتفيد هذه الدارة في النقل التفرعي للمعطيات (أي كلمة فكلمة).

ثمة نمط آخر من دارات الترابط تسمى بالمرسلات والمستقبلات Universal Asynchronous Receivers-Transmitters (ختصرها بلفظة UARTs) التي تسمح بربط الحواسيب بأجهزة الدخل/الخرج ربطاً تسلسلياً (خانة اثنانية تلو الأخرى) كما هو الحال عند ربط الحاسوب بخط الهاتف. تتكون المرسلات والمستقبلات

اللامتزامنة العامة أساساً من مسجل إزاحة Shift Register يحول تالي المعطيات التسلسلية إلى تفرعية والعكس بالعكس.

### 3 دارات الدخل/الخرج المبرمجة و عمليات الدخل/الخرج المحكمة بالمصفحة

تحتوي معظم دارات الدخل/الخرج، كالدارة 8255A، معتبرين أو ثلاثة يمكن برمجتها لتعمل بأحد الأنماط المتاحة، التي يسمح كل منها باستخدام المعبر ليقوم بعمليات دخل/خرج تفرعية وفق إحدى الطرق الشائعة التي سنستعرضها فيما يلي.

#### 1-3 طرق نقل المعطيات

##### 1-1-3 عمليات الدخل/الخرج البسيطة

عندما نحتاج إلى قراءة حالة دخل/خرج رقمي بسيط (مفتاح أو قاطع حراري Photo مثلاً) من معالج صغير، نصلُّ هذا الدخل إلى حد خطوط معبر الدخل/الخرج ونقرأ المعبر. تكون المعطيات موجودة و جاهزة للقراءة في أي وقت. كذلك الأمر عند الحاجة إلى إخراج معطيات رقمية لوحدة إظهار بسيطة، كثنائي مُضمن للضوء Light Emitting Diode (LED)، فنصل دخل سجل العزل، المتصل بال الثنائي، إلى أحد خطوط معبر خرج، ونضع عليه برمجياً المستوى المنطقي المناسب لإضاءة الثنائي الضوئي. ويكون الثنائي موجوداً دوماً وجاهزاً لاستقبال الإشارة.

##### 1-2-3 عمليات الدخل/الخرج بالقدح

تكون المعطيات متوفرة على جهاز الدخل أو الخرج في كثير من التطبيقات خلال مدة معينة محددة يجب قراءتها خلالها. كمثال على

هذه العمليات نذكر مثلاً عملية القراءة من لوحة مفاتيح لحظية Keypad لأحد الأحرف المرمزة وفق ترميز ASCII. عند الضغط على أحد المفاتيح تضع دارات لوحة المفاتيح ترميز ASCII للمفتاح المضغوط على ثمانية خطوط على التفرع، ثم ترسل هذه الدارات إشارة قدر على خط آخر للدلالة أن المعطيات المتوفرة على الخطوط الثمانية جاهزة. يمكن وصل خط القدح إلى خط معبر دخل وتقسيه polling باستمرار لتحرى معطيات جديدة متوفرة للإدخال؛ يمكن كذلك وصل خط القدح إلى أحد خطوط طلب المقاطعة للمعالج الصغير، بحيث يقوم برنامج خدمة المقاطعة بقراءة المعطيات عن حدوث طلب المقاطعة. في هذه الحالة يعتمد نقل المعطيات على الزمن، ويمكن قراءة المعطيات عندما تُلَعِّمنا إشارة القدح بأن المعطيات متوفرة وصالحة.


يبين الشكل 4 هذا النمط من عمليات الدخول/الخروج.

تصالح هذه الطريقة لنقل المعطيات بمعدل بطيء (كالإدخال من لوحة المفاتيح لحاسوب أو معالج صغير)، ولكنها لا تصالح لنقل المعطيات بمعدل سريع، بسبب عدم وجود إشارة تعلم الجهاز، الذي يقوم بإرسال المعطيات، متى يمكنه إرسال الكلمة التالية من المعطيات. أي قد يقوم الجهاز المرسل بإرسال كلمات المعطيات بمعدل أسرع من قدرة الجهاز المستقبل على القراءة، ونحتاج للقضاء على هذه المشكلة إلى تبادل المعطيات وفق مراسم المصافحة لنقل Hand Shake.


### 3-1-3 عمليات الدخول/الخرج بالمصافحة الوحيدة

في هذا النمط من العمليات، يضع الجهاز المحيطي المعطيات التفرعية على مخارجه ويرسل إشارة قدر للمعالج الصغير، الذي يكشف هذه الإشارة (إما بالتقسيي أو المقاطعة) ويقرأ المعطيات. ثم يقوم المعالج بإرسال إشارة إشعار إلى الجهاز المحيطي لإعلامه أن بإمكانه إرسال الكلمة التالية من المعطيات. تسمى هذه العملية، الموضحة بالشكل 5، بالمصافحة، ولا يمكن للمرسل إرسال المعطيات

قبل أن يعلن الجهاز المستقبل جاهزيته لاستقبال كلمة المعطيات التالية بإشارة ACK.



الشكل 4: الدخل/الخرج المحكم بإشارة قدح.



الشكل 5: الدخل/الخرج بالمصفحة الوحيدة.


### 4-1-3 عمليات الدخول/الخروج بالمصفحة المزدوجة

تستخدم المصفحة المزدوجة، الموضحة بالشكل 6، عند الحاجة إلى توافق أكبر بين المرسل والمستقبل. في هذا النمط من المصفحة يستعلم الجهاز المرسل عن جاهزية المستقبل بوضع خط القدر على المستوى المنطقي المنخفض. فإذا كان المستقبل جاهزاً، يقوم بإعلام المرسل عن جاهزيته بوضع خط الإشعار على المستوى المنطقي العالي. عندها يضع المرسل المعطيات الجديدة على خطوط المعطيات و يجعل المستوى المنطقي على خط القدر STB عالياً ليعلم المستقبل بأن المعطيات الحديثة متوفرة؛ يقوم المستقبل بقراءة المعطيات ثم يضع منطقاً منخفضاً على خط الإشعار ACK لإعلام المرسل بأن المعطيات قد تمت قراءتها وأن المستقبل ينتظر معطيات جديدة.

وعند عملية إخراج من المعالج الصغير إلى الجهاز الحيطي وفق هذا النمط، تبقى الإشارات السابقة نفسها صالحة للتعبير عن تتبع العمل، ويقوم المعالج الصغير بوضع إشارات القدر والمعطيات على الخطوط.

يمكن كشف إشارة القدر أو الإشعار إما بالتقسيي البرمجي أو بالمقاطعة، وكذلك الأمر عند توليد إشارات القدر والإشعار، ولكن يفضل عادة استخدام المقاطعة لأنها، كما سبق ذكرنا، تجعلنا نستفيد من وقت المعالج استفادة أكثر فاعلية.

لهذا السبب، صممت دارات المعابر التفرعية، كالمعبر 8255A، بحيث يمكن برمجتها ل تقوم ألياً بإدارة عمليات المصفحة دون تدخل المعالج. فمثلاً، يمكن برمجة المعبر لاستقبال إشارة قدر من جهاز حيطي وإرسال إشارة مقاطعة إلى المعالج، ومن ثم إرسال إشارة إشعار إلى الجهاز الحيطي في الوقت المناسب.



الشكل 6: الدخول/الخروج بالمصفحة المزدوجة.


يبين الشكل 7 البنية العامة للدارة 8255A المصممة لربط أجهزة الدخل/الخرج إلى معالجات صغرية من عائلة 8080 من شركة INTEL، تصنع هذه الدارة على رقاقة متكاملة وحيدة وتوضع بغلاف له 40 مربطاً: ثمانية مرابط توصل إلى مسرى المعطيات الثنائي الاتجاه للمعالج الصغيري و 24 دخل/خرج يمكن وصلها إلى جهاز دخل/خرج أو أكثر. يمكن تحديد عمل مرابط الدخل/الخرج (دخل أم خرج) عن طريق كلمة تحكم يصدرها المعالج وتخزن في سجل داخل رقاقة المعبّر؛ تستخدم كلمة التحكم هذه لانتخاب أحد أنماط عمل الدارة. تقسم مرابط الدارة الأربعه والعشرون إلى مجموعات تتكون كل منها من ثمانية مرابط. نرمز إلى المجموعة الأولى بالمعبر A، وإلى المجموعة الثانية بالمعبر B، وإلى المجموعة الثالثة بالمعبر C، وتعامل كل مجموعة على أنها معبر دخل/خرج مستقل. يقسم المعبر C بدوره إلى مجموعتين تحوي كل منها أربع خانات إثنانية هي CA و CB و غالباً ما تستخدم خطوط تحكم، مثلاً خطوط حالة لكل من المعتبرين A و B.

يُستخدم خطا العنونة A0 A1 لاختيار إحدى المعاير الثلاثة لإجراء عملية الدخل/الخرج، أما العنوان الرابع فيستخدم لكتابة كلمة تحكم في سجل التحكم الداخلي للدارة.

للمعتبر A العنوان 00، وللمعتبر B العنوان 01، وللمعتبر C العنوان 10، على حين يحتل سجل التحكم العنوان 11. نستخدم كلمة التحكم لنحدد عمل المعاير C, B, A كمعايير دخل، أو خرج، أو كمعايير دخل/خرج ثنائية الاتجاه (وهذا متاح للمعتبرين A و B فقط). كذلك يمكن برمجة بعض خطوط المعتبر C لتقوم بتوليد إشارات المصادفة والمقاطعة آلياً، استجابةً لورود تراكيب معينة للدخل.

يؤهل المدخل CS للمعتبر لكتابة أو القراءة من إحدى المعاير أو من سجل التحكم، ويوصل عادةً إلى خرج دارة تفكيك العنونة والانتخاب. يملك المعتبر أيضاً خطًّا للاستهلال، يوصل عادةً إلى خط استهلال المعالج الصغيري Reset، بحيث يقوم بإعادة تهيئة المعاير كافة إلى وضع

ابتدائي محدد تكون فيه كافة المعاير معدة كمعابر دخل، وذلك منعاً لإخراج أية قيمة على معيّر قد يكون مربوطاً إلى جهاز محيطي يستخدمه كمعابر دخل، لتفادي أي تخريب ممكّن للدارات المتراكبة.



الشكل 7: البنية الداخلية العامة للمعبر القابل للبرمجة Intel 8255.

## 8255A أنماط عمل الدارة 2-3

: النمط 0

يمكن تهيئة المعبر للعمل بالنمط 0 في حال عمليات الدخل/الخرج البسيطة الوحيدة الاتجاه التي لا تحتاج إلى مصافحة. عند تهيئة كلاً المعتبرين A و B للعمل في النمط 0 يمكن استخدام نصف المعبر C كمعبر وحيد ثماني الخطوط، أو كمعتبرين رباعيين الخطوط مستقلين.

: النمط 1

يستخدم هذا النمط عند الحاجة إلى استخدام إحدى المعتبرين A أو B أو كليهما في عمليات دخل/خرج محكومة بالتصافحة. في هذه الحالة تستخدم بعض خطوط المعبر C خطوط تصافحة. تخصص الخطوط  $C_0$  و  $C_1$  و  $C_2$  للمصافحة الخاصة بالمعبر B إذا هيئت للعمل بالنمط 1، على حين تخصص الخطوط  $C_3$  و  $C_4$  و  $C_5$  للمصافحة الخاصة بالمعبر A إذا هيئت للعمل كمعبر دخل في النمط 1. وعند تأهيل  $C_3$  لتوليد المقاطعة يجب وضع الخانة  $C_4$  على القيمة '1'، كذلك يجب وضع الخانة  $C_2$  على القيمة '1' عند تأهيل  $C_0$  لتوليد المقاطعة. ويبقى الخطان  $C_6$  و  $C_7$  للاستخدام في الإدخال أو الإخراج.

أما إذا هيئ المعبر A للعمل كمعبر خرج في النمط 1 فعندما تعمل الخطوط  $C_3$  و  $C_6$  و  $C_7$  كخطوط المصافحة الخاصة بالمعبر A ويبقى الخطان  $C_4$  و  $C_5$  للاستخدام كخطوط دخل أو خرج. ويجب وضع الخانة  $C_6$  على القيمة '1' لتأهيل الخط  $C_3$  لتوليد المقاطعة.


: النمط 2

يمكن تهيئة المعبر A فقط في هذا النمط. يمكن استخدام المعبر A في هذا النمط كمعبر ثنائي الاتجاه محكمًا بالتصافحة، أي أنه يمكن

إدخال أو إخراج المعطيات على نفس خطوط المعبر الثمانية. عند تهيئة المعبر A في هذا النمط، تستخدم الخطوط  $C_3$  و  $C_4$  و  $C_5$  و  $C_6$  و  $C_7$  للمصادقة الخاصة بالمعبر A. ويمكن استخدام الخطوط الثلاثة الباقية من المعبر C للمصادقة الخاصة بالمعبر B إذا هيئت للعمل بالنمط 1.


### 3-3 كلمة التحكم في الدارة 8255A

لاختيار نمط عمل المعاير واتجاهها، ترسل ثمانية إلى سجل التحكم وفق الهيئة المبينة في الشكل 8.



الشكل 8: هيئة كلمة التحكم عند ضبط نمط العمل.

وفي هذه الحالة، تكون الخانة  $D_7$  من كلمة التحكم على القيمة '1' للدلالة على التحكم بالنمط. أما عند استخدام كلمة التحكم للتحكم في القيم الموضوعة على خانات المعبر C، فتوضع الخانة  $D_7$  من كلمة التحكم على القيمة '0' للدلالة على التحكم في خانات المعبر C ويتم التحكم بكل خانة على حدة. يكتب في الخانة  $D_0$  القيمة '0' لوضع الخانة المختارة على القيمة صفر، أو القيمة '1' لوضع الخانة المختارة على القيمة واحد. وتدل القيمة المكتوبة في الخانات  $D_1$  و  $D_2$  و  $D_3$  من كلمة التحكم على الخانة المراد تغيير قيمتها، كما يبين الجدول في الشكل 9.



الشكل 9: هيئه كلمة التحكم عند تغيير قيم خانات المعبر C.

أما الخانات الأخرى من كلمة التحكم ( $D_4$  و  $D_5$  و  $D_6$ ) فتتوسط على القيمة 0.

يمكن، عند قراءة المعبر C، معرفة حالة المعتبرين A و B إذا كان أحدهما أو كلاهما مبرمجةً للعمل بأحد أنماط المصادفة. فإذا كان المعبر مهيئاً للعمل في النمط 1 وكمعبر دخل، تعطي الخانة  $C_0$  حالة المقاطعة، وتكون قيمتها مساوية للواحد إذا كان هناك طلب للمقاطعة من هذا المعبر وكانت المقاطعة لهذا المعبر مؤهلة (أي  $C_2=1$ ). على حين تعطي الخانة  $C_2$  حالة تأهيل المقاطعة للمعبر B. أما الخانة  $C_1$  فتمثل إشارة الإشعار ACK.

أما إذا كان المعبر B مهيئاً للعمل في النمط 1 وكمعبر خرج فتعطي كل من  $C_0$  و  $C_2$  نفس المعلومات، أما  $C_1$  فتمثل إشارة القدر STB.

كذلك حال المعبر A: فعندما ي العمل في النمط 1 كمبر دخل تعطي الخانة  $C_3$  حالة المقاطعة إذا كانت المقاطعة من المعبر A مؤهلة (أي  $C_4=1$ )، وتعطي  $C_4$ ، بطبعية الحال، حالة تأهيل المقاطعة. أما  $C_5$  فتمثل في هذه الحالة إشارة الإشعار باستقبال المعطيات.

وفي حال كون المعبر A مهيئاً للعمل في النمط 1 كمبر خرج، تبقى إشارة المقاطعة على الخانة  $C_3$  ولكن خانة تأهيل المقاطعة في هذه الحالة هي  $C_6$ ، وتمثل الخانة  $C_7$  إشارة القدر المتراافق مع وضع المعطيات الجديدة على الم عبر.

## 4 المتحكم المبرمج في المقاطعة

كما سبق وذكرنا في معرض الحديث عن بنية المعالجات 8085 و 8086 وجدنا أن للمعالج مدخلين للمقاطعة «المادية» NMI Hardware Interrupt هما المدخل INTR للمقاطعة القابلة للحجب و للمقاطعة غير القابلة للحجب اللذان يسمحان بإشارة خارجية بمقاطعة تنفيذ البرنامج (وهذا ما شرحناه باقتضاب في معرض الحديث عن عمليات الدخول/الخروج). يملك المعالج في داخله قلاباً يسمح بتأهيل أو حجب المقاطعة INTR، فإذا كتبت فيه القيمة 0 تحجب المقاطعة ولا يستجيب المعالج لأية إشارة على الدخل INTR، في حين يكون المعالج مؤهلاً لأن يُقاطع في حال كتابة القيمة '1' في القلاب المسمى برأية المقاطعة IF. وهناك تعليمات خاصة بشحن القيمة واحد أو صفر في هذا القلاب، كما سنرى عند الحديث عن البرمجة بلغة المجمع (الفصل الثالث).

عند الإقلاع تكون قيمة هذا القلاب صفرأً، وكذلك يجري إعادة قيمته إلى الصفر ألياً عند استجابة المعالجة لمقاطعة خارجية، لمنع مقاطعة إجرائية تخدم المقاطعة. ولكن إذا كانت المقاطعة الخدمة ذات أولوية دنیا، يمكن عندها تأهيل المقاطعة في بداية إجرائية تخدم المقاطعة، وذلك للسماح لمقاطعة ذات أولوية أعلى بالاستحواذ على تخدم المعالج. تقوم تعليمة العودة من المقاطعة IRET في نهاية إجرائية تخدم المقاطعة بإعادة تأهيل المقاطعة ألياً، أما المقاطعة NMI فهي مؤهلة دوماً. تسبب جبهة صاعدة على المدخل NMI حدوث المقاطعة، على حين تقدح المقاطعة على المدخل INTR، عندما تكون مؤهلة، عند تحسس مستوى منطقى عالٍ على هذا المدخل. توضع إجرائية خدمة المقاطعة للمقاطعة غير القابلة للحجب في العنوان 0008-000Bh وتملك بعض المعالجات عدداً من مداخل المقاطعة لها أولويات مختلفة وطرق معالجة متباعدة. أما في المعالج 8086 فلا يوجد

سوى مدخلی INTR و NMI المذکورین آنفاً. ولكن يستطيع المعالج 8086 أن ينفذ 256 نوعاً من المقاطعات (لكل منها أولوية وإجرائية تخدم المقاطعة الخاصة بها)، ولكي يتمكن المعالج من تمييز أنواع المقاطعة المختلفة نحتاج إلى دارة تسمى بالمحكم المبرمج في المقاطعة، كالدارة 8259A التي سنأتي على شرحها لاحقاً.

يقوم المعالج 8086، استجابة لطلب المقاطعة، بـ «الانفكاك» عن المسرى<sup>2</sup>، ثم يرسل نبضة إشعار باستلام المقاطعة على الخط INTA (ليعلم الجهاز الخارجي باستلام المقاطعة). يعود المعالج بعدها ليرسل نبضة ثانية على نفس خط إشعار المقاطعة ليطلب من الجهاز الخارجي أن يضع رقماً يعبر عن نوع المقاطعة المطلوبة (من 0 إلى 255) على خطوط المطبيات الثمانية الأدنى لكي يقرأها المعالج.

فور قراءة المعالج لنوع المقاطعة، يستخدم هذا الرقم كموجة إلى إجرائية تخدم المقاطعة، وبذلك يمكن استخدام مدخل المقاطعة لتخدم أكثر من جهاز خارجي، لكل منها نوع من أنواع المقاطعة وعنوان إجرائية تخدم المقاطعة خاص به.

#### 1-4 المقاطعات المتعددة


ولكن ماذا لو ورد إلى المعالج أكثر من طلب للمقاطعة؟ في هذه الحالة سوف يقوم المعالج بتخديم المقاطعة ذات الأولوية العليا أولاً. وتملأ المقاطعات البرمجية الأولوية العليا وتليها في الأولوية المقاطعة غير القابلة للحجب NMI وتليها في الأولوية المقاطعة الناجمة عن الخط INTR.

لذكّر، قبل استعراض المحكم في المقاطعة، بالعمليات التي يقوم بها المعالج 8086 إذا استقبل إشارة ذات منطق عال على المدخل INTR وكانت المقاطعة مؤهلة (أي راية المقاطعة IF تحتوي على القيمة 1):

2 نعبر عن ذلك بالقول إن المعالج يضع خطوط المطبيات في حالة المانعة العالية.

- 1 دفع المؤشرات Flags إلى المدرس.
  - 2 وضع القيمة '0' في قلاب تأهيل المقاطعة ورایة تأهيل التنفيذ الخطوي TF.
  - 3 دفع عنوان العودة إلى المدرس.
  - 4 وضع مسرى المعطيات في نمط الدخل.
  - 5 إرسال نبضتي إشعار باستلام المقاطعة على المربط INTA مهمتها الطلب من الجهاز الخارجي (كالمتحكم 8259A) إعلام المعالج برقم المقاطعة الحاصلة.
  - 6 عندما يستلم المعالج رقم المقاطعة يقوم بضربه بأربعة ليولد عنواناً يشير إلى موقع في جدول عناوين المقاطعة.
  - 7 يأخذ المعالج من الموقع المعنون في جدول متجهات (عناوين) المقاطعة والموقع الثلاثة اللاحقة، العنوان الدال على عنوان المقطع CS ومقدار الانزياح IP اللازمين للحصول على عنوان إجرائية خدمة المقاطعة.
- يبين الشكل 10 المخطط الصنديوقي للدارة 8259A. تسمح خطوط مسرى المعطيات للمعالج بإرسال كلمات التحكم اللازمة لبرمجة الدارة وبقراءة سجل الحالة من الدارة 8259A. تجري هذه العملية باستخدام خطوط التحكم RD و WR، وذلك عندما يكون خط انتخاب الدارة 8259A على المنطق المنخفض. كذلك تنقل الدارة 8259A رقم المقاطعة إلى المعالج عبر مسرى المعطيات. للدارة 8259A ثمانية مداخل مختلفة للمقاطعة IR0 حتى IR7؛ وفي حال كانت الدارة مؤهلة وأتتها إشارة مقاطعة على أيٍ من المداخل السابقة ممثلة بمنطق عال فإنها سوف ترسل إشارة عالية على المخرج INTR. فإذا كانت الدارة مؤهلة وأتتها إشارة مقاطعة على أيٍ من المداخل السابقة، ممثلة بمنطق عال، فإنها سوف ترسل إشارة عالية إلى المخرج INTR. وإذا كانت هذه الإشارة موصولة إلى مدخل المقاطعة للمعالج وكانت المقاطعة مؤهلة، فسوف تسبب هذه الإشارة مقاطعة المعالج وتنفيذ الاستجابة الموصوفة سالفاً.

يوصى المدخل INTA للدارة 8259A إلى مخرج INTA للمعالج، وتستخدم الدارة النسبة الأولى لقيام ببعض العمليات التي تعتمد على النمط الذي برمجت الدارة وفقه، على حين تؤدي نسبة الإشعار الثانية إلى قيام الدارة بإخراج رقم المقاطعة على خطوط مسرى المعطيات التثمانية. يعتمد رقم المقاطعة المرسل على رقم المدخل الذي ولد المقاطعة IR وعلى معامل آخر يعتمد على البرمجة والإعداد الأوليين للدارة.



الشكل 10: المخطط الصنودقي للدارة 8259A

يمكن أن تعمل الدارة 8259A بعدة أنماط يمكن التحكم فيها ببرمجةً عن طريق كلمة التحكم التي يرسلها المعالج إلى الدارة. ويعد نمط الأولوية الثابتة هو نمط الاستخدام الأكثر شيوعاً، وتكون فيه الأولوية العليا للمقاطعة الآتية من المدخل IR0 وتليها تلك الآتية من IR1 وهكذا حتى IR7، التي تملك أدنى أولوية. يمكن حجب أية مقاطعة عن طريق سجل حجب المقاطعة بإرسال كلمة تحكم لهذا السجل تحوى صفرًا في الخانة المقابلة لمدخل المقاطعة المرغوب في تأهيله. يكتب في

سجل طلب المقاطعة IRR القيمة '1' في الخانة الموافقة للمداخل التي أتى منها طلب المقاطعة إن لم تكن هذه المقاطعة محجوبة، على حين يشير سجل خدمة المقاطعة ISR إلى المقاطعات التي يقوم المعالج حالياً بتخديمها. أما مهمة وحدة حل الأولوية فهي الإياع للبدء بتخديم المقاطعات وفق الأولوية المعتمدة.

لنفترض أن المقاطعين IR4 و IR2 كانتا مؤهليتين، ووردت إشارة مقاطعة إلى المدخل IR4، عندها تصبح قيمة الخانة 4 من سجل طلب المقاطعة '1' وتكشف وحدة حل الأولوية ذلك. ولكي تتمكن هذه الوحدة من معرفة الإجراء الواجب اتخاذه، تفحص هذه الوحدة سجل تخدم المقاطعة ISR لترى أنهنّا مقاطعات ذات أولوية أعلى يجري تخديمها أم لا. في حال وجود مقاطعة ذات أولوية أعلى يجري تخديمها فعلاً (ويشير إلى ذلك القيمة '1' للخانة المقابلة للمقاطعة في سجل تخدم المقاطعة)، عندها لا تقوم وحدة حل الأولوية ببني إجراء. أما إذا لم توجد أية مقاطعة ذات أولوية أعلى يجري تخديمها، فتقوم وحدة حل الأولوية بإرسال إشارة المقاطعة للمعالجة. وعندما يستجيب المعالج بإرسال نبضات إشعار باستلام المقاطعة، ترسل الدارة 8259A رقم المقاطعة الموافق للمقاطعة IR4 والمحدد عند تهيئه الدارة. يستخدم المعالج هذا الرقم ليجد عنوان الإجرائية المكتوبة لتخدم المقاطعة IR4 لتنفيذها.



لنفترض ورود إشارة مقاطعة ثانية IR2 أثناء تنفيذ المعالج لإجرائية تخدم المقاطعة IR4. لما كانت IR2 مؤهلة (غير محجوبة) تصبح قيمة الخانة 2 من سجل طلب المقاطعة '1' وتكشف وحدة حل الأولوية ذلك، وتتفحص سجل تخدم المقاطعة لتقرير ما يجب عمله. فإذا وجدت خانة مساوية للواحد مقابلة لمقاطعة ذات أولوية أعلى، عندها يكون المعالج مشغولاً بتخديم مقاطعة ذات أولوية أعلى، فينتظر المعالج انتهاء هذا التخديم ووضع الخانة المقابلة في سجل تخدم المقاطعة على القيمة '0'. أما إذا وجدت وحدة حل الأولوية أن هذه المقاطعة هي ذات الأولوية العليا، فتضطلع الخانة المقابلة لهذه

المقاطعة في سجل تخدم المقاطعة على القيمة '1'، وترسل إشارة المقاطعة للمعالج، كما هو الحال في هذا المثال. إذا أعيد تأهيل المقاطعة في بداية إجرائية تخدم المقاطعة IR4، كما هو مبين بالشكل 11، فسوف تقاطع إشارة INT المعالج ثانية. وعندما يرسل المعالج نبضات إشعار باستلام المقاطعة، ترسل الدارة 8259A الرقم الخاص بالمقاطعة IR2، الذي يستخدم لتحديد عنوان إجرائية تخدم IR2. وفي نهاية إجرائية تخدم المقاطعة IR2 يرسل المعالج كلمة تحكم للدارة 8259A لوضع القيمة '0' في الخانة المقابلة للمقاطعة IR2 في سجل تخدم المقاطعة، بحيث يمكن استئناف تخدم المقاطعات ذات الأولوية الدنيا، ثم تعيد تعليمة العودة من المقاطعة IRET التنفيذ إلى إجرائية تخدم المقاطعة IR4 حيث توقفت؛ وبدورها تعيد تعليمة IRET في نهاية إجرائية تخدم المقاطعة IR4 التنفيذ إلى البرنامج الأساسي حيث حدثت مقاطعته. أما إذا لم نقم بإعادة تأهيل المقاطعة في بداية إجرائية تخدم المقاطعة (بتعليةمة STI) فلن يستجيب المعالج لإشارة المقاطعة الصادرة عن طلب المقاطعة IR2 حتى تنتهي إجرائية تخدم المقاطعة السابقة IR4.


#### 2-4 ربط الدارة 8259A إلى النظام

يبين الشكل 12 ربط الدارة 8259A#1 إلى بطاقة تطوير من النوع SDK-86. يقوم مفك الترميز 74LS138 بانتخاب الدارة 8259A عندما يوضع العنوان FF00h على مسرى عناوين المعالج. ويستخدم الدخل A0 من الدارة 8259A#1، الموصول إلى الخط A1 من خطوط عنونة المعالج، لانتخاب أحد العنوانين الداخليين؛ وبذا يصبح عنوان هذين السجلين هو FF02h و FF00h. وترتبط خطوط المطبيات التثمانية من الدارة 8259A بالخطوط التثمانية الدنيا من مسرى المطبيات للمعالج 8086، حيث يتوقع المعالج استلام رقم المقاطعة على هذه الخطوط. وترتبط خطوط القراءة والكتابة للدارة بخطوط القراءة والكتابة

للمعالج  $\overline{RD}$  ،  $\overline{WR}$  وكذلك يربط خط إشعار المقاطعة للمعالج بمخرج إشعار المقاطعة للدارة INTA على حين يربط خط المقاطعة للمعالج بخط طلب المقاطعة للدارة INT. أما المدخل SP/EN فيربط إلى المطق العالي بسبب استخدام دارة 8259A وحيدة، وكذلك لا ترتبط النقاط CAS0, CAS1, CAS2 بأي نقطة أخرى.



الشكل 11: معالجة ورود مقاطعتين متتاليتين.



الشكل 12: مثال عن نظام معالج صغيري مع وحداته المحيطية -  
.البطاقة SDK-86

في هذه الحالة يتيح لنا النظام ثمانية خطوط للمقاطعة. ويجب ربط كافة مداخل المقاطعة غير المستخدمة بالجهد الأرضي لمنع حدوث مقاطعة بسبب إشارات الضجيج التي قد تتراكم على الخطوط. يمكن إضافة دارة تحكم في المقاطعة ثانية من النوع 8259A في المساحة المنسقة والمشار إليها بـ#2 8259A، وهذا ما يوسع عدد مداخل المقاطعة إلى 16 خطًا. في هذه الحالة يجب إسناد عنوان إلى الدارة الثانية، مختلفٍ عن عنوان الدارة الأولى.

ولما كان المعالج 8086 يملك خط مقاطعة وحيد، وجب أن ترتبط به مباشرة دارة 8259A وحيدة تعمل كدارة تحكم في المقاطعة حاكمة Master، على حين يربط خرج المقاطعة INT للدارة التابعة Slave بأحد مداخل طلب المقاطعة للدارة الحاكمة، وبذا يمكن وصل ثمان دارات تابعة إلى الدارة الحاكمة #1 8259A، وبالتالي يمكننا الحصول على 64 خط مقاطعة، على حين يتصل خط إشعار المقاطعة بكل دارات التحكم في المقاطعة المتصلة (سواء أكانت حاكمة أم تابعة). كذلك يسند إلى كل دارة تابعة عنوانان خاصان بسجل التحكم والحالة للدارة. يربط المدخل SP/EN للدارات التابعة إلى الأرضي لكي تعرف الدارة أنها تعمل في نمط التابع، أما خطوط القراءة والكتابة والمعطيات فترتبط إلى خطوط القراءة والكتابة والمعطيات الخاصة بالمعالج على الترتيب، وتربط خطوط الربط المترافق CA2, CAS1, CAS0 من الدارة الحاكمة إلى الخطوط المقابلة من الدارة التابعة. تعمل مرابط الربط المترافق كمخارج في الدارة الحاكمة، وتعمل كمدخل في الدارات التابعة.

عند استلام الدارة التابعة لإشارة مقاطعة على أحد مداخلها، وإذا كانت هذه المقاطعة غير ممحوبة وذات أولوية أعلى من المقاطعة الخدمة للدارة التابعة نفسها، عندها ترسل الدارة التابعة إشارة مقاطعة INT إلى أحد مداخل المقاطعة للدارة الحاكمة. إذا لم تكن هذه المقاطعة ممحوبة وذات أولوية أعلى من المقاطعة التي يجري تخدمها في الدارة الحاكمة، ترسل الدارة الحاكمة إشارة INT على خط المقاطعة

للمعالج. وإذا كانت المقاطعة مؤهلة في المعالج، يدخل المعالج في دورة تخدم للمقاطعة، ويرسل نبضتي إشعار باستلام المقاطعة لكتا الدارتين الحاكمة والتابعة. تتجاهل الدارة التابعة أول نبضة إشعار، على حين تقوم الدارة الحاكمة عند استلامها للنبضة الأولى بإخراج عنوان مكون من ثلاثة خانات، للدلالة على الدارة التابعة المولدة للمقاطعة على خطوط الربط المتتالية CA2, CAS1, CAS0 (يسند عنوان فريد إلى كل دارة تابعة عند التهيئة الأولية لهذه الدارات). يؤهل هذا العنوان الدارة التابعة المعنية بحيث تستقبل نبضة إشعار المقاطعة الثانية من المعالج، وترسل رقم المقاطعة المطلوبة إلى المعالج على خطوط المعطيات الثمانية.

يمكن العودة إلى نشرة معلومات الدارة 8259A لمعرفة تفاصيل التهيئة وشكل كلمات التحكم الواجب إرسالها لبرمجتها بنمط العمل المطلوب.

## 5 المؤقت/العداد المبرمج

من أبسط أمثلة استخدام المقاطعة الاستفادة من مدخل المقاطعة في العد وقياس الزمن والتوقيت. بالطبع يستطيع المستثمر كتابة برنامج يحوي حلقة تأخير لتحقيق التوافق في بعض التطبيقات، إلا أن هذا يعني أن المعالج الصغرى لا يقوم بأي عمل مفيد ما دام في حلقة التأخير البرمجية. لذا فمن المفيد أكثر، وصل دارة مؤقت خارجية إلى أحد مداخل المقاطعة للمعالج الصغرى، مثلاً إذا وضعنا المعالج الصغرى في منظومة لقياس درجة الحرارة لسائل ما، بحيث يجب قراءة درجة الحرارة من إحدى معاابر الدخل/الخرج كل أربع دقائق؛ في هذه الحالة يمكن وضع دارة توقيت بسيطة مكونة من مهتز يولد موجة مربعة مطالها 0-5V، ودورها أربع دقائق توصل إلى مدخل المقاطعة NMI على سبيل المثال.

يمكن أيضاً أن يقوم المعالج بقياس الوقت الفعلي (ساعة الزمن الحقيقي Real-Time Clock) إذا ربطنا مهتزًا دقيقاً بعمل بتردد 1Hz، إلى ما هناك من التطبيقات... ولتوليد إشارة ساعة بتردد دقيق (كذاك المطلوب لساعة الزمن الحقيقي) تستغل عادة دارة المهتز الذي يولد نبضات الساعة اللازمة لعمل المعالج الصغيري، لأنها عالية الدقة والاستقرار؛ ولكن ترددتها عالي جداً ولا يصلح لمعظم تطبيقات التوقيت، كما أنه، ولنفس السبب، لا يمكن ربطه إلى مدخل المقاطعة مباشرة. لذا نلجأ إلى تقسيم تردد ساعة المعالج باستخدام عناصر خارجية للحصول على التردد المناسب للتوكيل/المقاطعة.

تحوي معظم نظم المعالجات الصغرية عدادات مثل 8253 أو 8254 من شركة INTEL قابلة للبرمجة من قبل المعالج، لكي تقوم بتقسيم ساعة المعالج على أي رقم بحيث نحصل على التردد المطلوب. ويمكن استخدام هذه العناصر في تطبيقات هامة أخرى (كالعد)، إضافةً إلى عملها كمقسمات تردد قابلة للبرمجة.

سنستعرض فيما يلي البنية العامة للمؤقتات/العدادات 8253 و 8254 وأنماط عملها وطريقة تهيئتها وبرمجتها بوجه عام. ويمكن العودة لاحقاً إلى نشرة معلومات الدارة من أجل تفاصيل البرمجة وهيئة كلمات التحكم الواجب إرسالها إلى الدارة لتشفياتها في نمط معين يناسب التطبيق المعنى.

### 1-5 بنية الدارات 8253 و 8254

تحوي الدارات 8253 و 8254 ثلاثة عدادات كل منها بـ 16 خانة اثنانية يمكن برمجتها للعمل في عدة أنماط مختلفة. والداراتان 8253 و 8254 متواقتان من حيث المرابط ومتطابقان من حيث الوظيفة. يبين الشكل 13 المخطط الصندوقي الموضح لبنيّة الدارة 8254. وهي تحوي ثلاثة عدادات شبيهة بالعدادات المنطقية التي درست في الجزء الأول من هذا الكتاب، إلا أنها تمتاز عنها بإمكان شحن قيمة ما


في العدادات، وإطلاق العد أو إيقافه بتعليمات برمجية، لذا فهي قابلة للبرمجة؛ ويقوم البرنامج بإرسال الكلمات الحاوية لقيمة العد الابتدائي وكلمات التحكم، إلى العداد المبرمج كما لو كان يكتب كلمات المعطيات تلك إلى معبر دخل/خرج. تظهر في الجانب الأيسر من الشكل خطوط الإشارات التي تُستخدم لربط العداد إلى مسرى النظام، وهي خطوط مسرى المعطيات الثمان وإشارة انتخاب  $\overline{CS}$  تربط عادةً إلى مفك ترميز العنونة، إضافةً إلى خط العنونة A0 و A1 اللذين يسمحان بعنونة أحد العدادات الثلاثة أو سجل كلمة التحكم الموجودة ضمن الدارة. على حين يظهر في الجانب الأيمن من الشكل مداخل ومخارج العدادات، ويمكن تطبيق إشارات ترددتها من 0 حتى 8 MHz في حالة الدارة 8254 (أو حتى 2.6 MHz في حالة الدارة 8253) على مدخل العد للعدادات المشار إليها بـ CLK على الخطوط. يسمح المدخل المسمى GATE بحجب العد أو تأهيله بواسطة إشارة خارجية، فعندما تكون الإشارة على المدخل GATE ذات مستوى منطقي عال يكون العداد مؤهلاً للعد، ويكون العد محظوظاً إذا كانت هذه الإشارة ذات مستوى منطقي منخفض. يرمز إلى مخارج العدادات بـ OUT.

## 2-5 ربط المؤقت/العداد المبرمج 8254 إلى النظام

يبين الشكل 12 كيفية ربط دارة 8254 إلى نظام معالج صغرى وكيفية إضافة متحكم في المقاطعة إلى النظام، كما شرحنا في فقرة المتحكم في المقاطعة المبرمج. يستخدم مفك الترميز 74LS138 لتوليد إشارة الانتخاب  $\overline{CS}$  للدارة 8254 ودورات أخرى.

يتضح من الشكل المذكور أعلاه أن الناخب 74LS138 يقوم بانتخاب دارة المؤقت/العداد 8254 عند أية عملية إدخال/إخراج من العنوان القاعدي FF01h (عندما يكون الخط  $\overline{M/IO}$  على المنطق المنخفض). ولما كان خطا العنونة للمعالج A1 و A2 متصلين بخطي العنونة الخاصين

بالدارة 8254، فإن سجلات الدارة تأخذ الموقـع FF07h, FF05h, FF03h, FF01h وتقابل سجلات العـداد 0 والـعداد 1 والـعداد 2 وسـجل التـحكم. نلاحظ أن العنـاوين فـردية وقد وصلـت خطـوط المـعطـيات الثـمان العـليـا من المعـالـج إـلـى خطـوط المـعطـيات المؤـقتـ/الـعدـاد المـبرـمجـ. تتـحـصـلـ كـذـلـكـ خطـوط القرـاءـةـ والـكتـابـةـ WRـ وـ RDـ لـلـدـارـةـ بـخـطـوطـ القرـاءـةـ وـالـكتـابـةـ لـلـنـظـامـ الصـادـرـةـ عنـ المعـالـجـ.



الشكل 13: البنية الداخلية للمؤقت/الـعداد 8254.

### 3-5 تهيئة المؤقت/الـعداد المـبرـمجـ 8254

تأخذ قـلـابـاتـ العـدـادـاتـ وـالـسـجـلـاتـ الدـاخـلـيـةـ فـيـهاـ عـادـةـ قـيـماـ عـشـوـائـيـةـ عـنـدـ تـطـبـيقـ التـغـذـيـةـ عـلـيـهاـ لأـولـ مـرـةـ. لـذـاـ تـجـبـ تـهـيـئـتـهاـ وـوـضـعـهـاـ فـيـ نـمـطـ الـعـمـلـ المـرـغـوبـ فـيـهـ لـلـتـطـبـيقـ الـعـنـيـ. وـكـمـاـ سـبـقـ

- ورأينا عند استعراض تهيئة متحكم المقاطعات المبرمج، يجب، للقيام بعملية التهيئة على وجه صحيح وبلا هفوات، تنفيذ خطوات معينة:
- 1 تحديد العنوان القاعدي للجهاز أو الدارة، انطلاقاً من طريقة وصل خطوط العنونة من المعالج إلى مفك الترميز، وخرج مفك الترميز إلى الجهاز أو الدارة. (وجدنا أن العنوان القاعدي للمؤقت/العداد المبرمج في مثالنا الوارد في الشكل 12 هو FF01h).
  - 2 استخدام نشرة المعلومات للدارة المعنية لتحديد العناوين الداخلية لكل من سجلات التحكم أو المعابر أو المؤقتات أو سجلات Counter في الدارة 8254 يقابل العنوان A1A0=00 العداد 0، ويقابل العنوان A1A0=01 العداد Counter1، ويقابل العنوان A1A0=10 العداد Counter2، ويقابل العنوان A1A0=11 سجل كلمة التحكم.
  - 3 إضافة العنوان الداخلي إلى العنوان القاعدي لتحديد عنوان كل سجل من سجلات الجهاز بالنسبة إلى النظام. ومن ثم يصبح للعدادات الثلاثة ولسجل التحكم في مثالنا العناوين: FF07h, FF05h, FF03h, FF01h وفق التوصيل المبين بالشكل 12.
  - 4 العودة إلى نشرة معلومات الجهاز أو الدارة لتحديد شكل كلمات التحكم الواجب إرسالها إلى الجهاز لتهيئته للعمل بالطريقة المطلوبة. يبين الشكل 14 هيئه كلمات التحكم أو الأوامر الواجب إرسالها إلى سجل التحكم، لإعداد كل عدد من العدادات الموجودة ضمن الدارة 8254 في النمط المطلوب.
  - 5 تشكيل كلمات التحكم الواجب إرسالها وفق الهيئة الواردة في النشرة وتبعاً لنمط التشغيل المطلوب. يمكن كتابة معنى كل خانة من كلمة التحكم لتسهيل التدقيق لاحقاً.
  - 6 أخيراً إرسال كلمة التحكم، إلى سجل التحكم وإرسال القيمة الابتدائية إلى العداد المعنى. يجب إرسال كلمة تحكم من أجل كل عدد من العدادات الموجودة في الدارة 8254، وبما أنه لا يوجد في الدارة 8254 إلا سجل تحكم وحيد، ترسل كلمة التحكم الخاصة بكل

عداد من العدادات إلى نفس العنوان، ولكن نستخدم أعلى خانتين من كلمة التحكم SC1 لتحديد العداد الذي نرغب في إعداده بكلمة التحكم تلك. تمكننا الخانة الدنيا، المسمى BCD، من برمجة العداد للعد تنازلياً من القيمة المشحونة فيه إما اثنانِ على 16 خانة اثنانية أو بالترميز العشري المرمز اثنانِ وعلى أربع خانات عشرية. عند وضع 0 في الخانة من كلمة التحكم يعامل العداد المعنى القيمة التي تشحّن فيه كعدد اثناني، أما إذا وضعت القيمة 1 في الخانة D0 فيعامل العداد هذه القيمة على أنها عدد عشري مرمز اثنانِ (يقع بين 0000 و 9999). تحدد القيم المكتوبة في الخانات M2, M1, M0 من كلمة التحكم نمط عمل العداد، أي أثر المدخل GATE على العد والإشارة الناتجة على مخرج العداد OUT. وسنستعرض أنماط العمل لاحقاً.

تحدد الخانتان RW0 و RW1 الطريقة التي نرغب في استخدامها لقراءة قيمة العدادات، أو لشحن قيمة ما في هذه العدادات. فعند كتابة القيمة 01 فيهما ضمن كلمة التحكم، فهذا يعني أننا سنقوم بشحن العداد المعنى بالكلمة الثمانية الدنيا فقط بإرسالها إلى عنوان العداد المعنى. أما إذا كتبت القيمة 10 في خانتي القراءة والكتابة RW1 RW0 فهذا يعني أننا سنشحن الكلمة الثمانية العليا فقط من قيمة العداد بإرسالها إلى عنوان العداد المعنى. وأما إذا كتبت القيمة 11 في خانتي القراءة والكتابة فهذا للدلالة على أننا سنشحن العداد المعنى بقيمة ذات 16 خانة اثنانية على مراحلتين، بإرسال الثمانية الدنيا من قيمة العد أولاً إلى عنوان العداد، ثم بإرسال الثمانية العليا إلى نفس العنوان.

يمكن قراءة العد من أي من العدادات في أي لحظة بإرسال كلمة تحكم إلى سجل التحكم، تكتب في خانتي القراءة والكتابة من كلمة التحكم القيمة  $RW1\ RW0 = 00$  فتحفظ قيمة العد في تلك اللحظة في سجل مُسْكِن داخلي. بعدها يجب إرسال كلمة تحكم ثانية تحدد فيها قيمة الخانتين RW0 RW1 RW0 الطريقة التي نرغب وفقها قراءة قيمة العداد المخزنة في سجل الملاقي Latch (الثمانية العليا فقط أو

الثمانية الدنيا فقط، أو القيمة الست عشرية على مراحلتين: الثمانية الدنيا أو لا ثم الثمانية العليا).

| D <sub>7</sub> | D <sub>6</sub> | D <sub>5</sub> | D <sub>4</sub> | D <sub>3</sub> | D <sub>2</sub> | D <sub>1</sub> | D <sub>0</sub> |
|----------------|----------------|----------------|----------------|----------------|----------------|----------------|----------------|
| SC1            | SC0            | RW1            | RW0            | M2             | M1             | M0             | BCD            |

## SC – SELECT COUNTER:

SC1 SC0

|   |   |   |
|---|---|---|
| 0 | 0 | SELECT COUNTER 0                        |
| 0 | 1 | SELECT COUNTER 1                        |
| 1 | 0 | SELECT COUNTER 2                        |
| 1 | 1 | READ-BACK COMMAND (SEE READ OPERATIONS) |

## RW – READ/WRITE:

RW1 RW0

|   |   |  |
|---|---|--|
| 0 | 0 | COUNTER LATCH COMMAND (SEE READ OPERATIONS)                          |
| 0 | 1 | READ/WRITE LEAST SIGNIFICANT BYTE ONLY.                              |
| 1 | 0 | READ/WRITE MOST SIGNIFICANT BYTE ONLY.                               |
| 1 | 1 | READ/WRITE LEAST SIGNIFICANT BYTE FIRST, THEN MOST SIGNIFICANT BYTE. |

## M – MODE:

M2 M1 M0

|   |   |   |                                      |
|---|---|---|--------------------------------------|
| 0 | 0 | 0 | MODE 0 – INTERRUPT ON TERMINAL COUNT |
| 0 | 0 | 1 | MODE 1 – HARDWARE ONE-SHOT           |
| X | 1 | 0 | MODE 2 – PULSE GENERATOR             |
| X | 1 | 1 | MODE 3 – SQUARE WAVE GENERATOR       |
| 1 | 0 | 0 | MODE 4 – SOFTWARE TRIGGERED STROBE   |
| 1 | 0 | 1 | MODE 5 – HARDWARE TRIGGERED STROBE   |

## BCD:

|   |  |
|---|--|
| 0 | BINARY COUNTER 18-BITS                         |
| 1 | BINARY CODED DECIMAL (BCD) COUNTER (4 DECADES) |

NOTE: DON'T CARE BITS (X) SHOULD BE 0 TO INSURE COMPATIBILITY WITH FUTURE INTEL PRODUCTS.

الشكل 14: هيئة كلمات التحكم اللازمة لبرمجة العدادات.

#### 4-5 أنماط عمل المؤقت/العداد 8254 وتطبيقاته

يمكن برمجة العداد 8254 للعمل في واحد من أنماط العمل الستة المتاحة، التي نستعرضها هنا باختصار. ولمعرفة تفاصيل أكثر وتعرف أشكال إشارات خرج ودخل العدادات في كل من هذه الأنماط، يمكن الرجوع إلى نشرات المعلومات التفصيلية.

**النقط 0: المقاطعة عند العد النهائي** Interrupt on Terminal Count  
في هذا النمط يُنتخب نمط العمل بوضع القيمة 000 في الخانات المقابلة لـ M2 M1 M0 من كلمة التحكم، ثم يشحن العداد الموقّف بالقيمة المراد عدها. يقوم العداد بعد ذلك بعده النبضات الواردة إلى مدخل الساعة CLK الخاص به تنازليًّا ما بقيت إشارة تأهيل العد GATE على الواحد (يتوقف عن العد عندما تكون هذه الإشارة صفرًا)، ويتحول خرج العداد OUT من الصفر إلى الواحد فور انتقال قيمة العد إلى 0000h ويبقى على ذلك، في حين يتتابع العداد العد التنازلي من 0000h إلى FFFFh، إلا إذا شُحن العداد بقيمة جديدة. يمكن الاستفادة من خرج العداد OUT لمقاطعة المعالج، إذا وصل هذا الخرج إلى مدخل مقاطعة يقدح على المستوى العالي أو الجبهة الصاعدة، عند انتقال قيمة العداد إلى الصفر (العد النهائي).

يستخدم هذا النمط لعد عدد معين من الأحداث، ومن ثم إتخاذ إجراء محدد عند الوصول إلى هذا العدد بواسطة إجرائية المقاطعة، بدلاً من وصل النبضات مباشرة إلى مدخل المقاطعة وإسناد مهمة العد إلى إجرائية تخدم المقاطعة.

**النقط 1: توليد نبضة وحيدة قابلة لإعادة القدح** Retriggerable One-Shot  
للعمل في هذا النمط تكتب القيمة 001 في الخانات المقابلة لـ M2 M1 M0 من كلمة التحكم، ثم يشحن العداد بالقيمة المراد عدها،

التي تقابل عدد نبضات الساعة التي سيبقى عليها خرج العداد في المستوى العالي. عند كتابة كلمة التحكم في سجل التحكم يصبح خرج العداد الموافق OUT واحداً. في هذا النمط يتصرف المدخل GATE وكأنه مدخل قدح، إذ لا يبدأ العداد بالعد حتى ينتقل المدخل GATE من الصفر إلى الواحد، عندها تنتقل قيمة العد من سجل العداد إلى العداد نفسه، ويبدأ العد بدءاً من نبضة الساعة التالية على مدخل الساعة CLK ويعود الخرج OUT إلى الصفر. ثم تقوم كل نبضة ساعة تالية بإيقاف قيمة العد المشحونة بمقدار واحد حتى يصل العد إلى القيمة 0000h، فينتقل خرج العداد إلى واحد ثانية. ومن ثم عند قدح العداد بجعل المدخل GATE عالياً ينتقل خرج العداد إلى المستوى المنطقي المنخفض، ويبقى كذلك مدةً تساوي العدد المشحون في العداد N مضروباً بدور الساعة، أي إن عرض نبضة الخرج على المستوى المنخفض يساوي إلى N دوراً من أدوار الساعة.

إذا وردت نبضة موجبة إلى المدخل GATE قبل انتهاء العد، تعود قيمة العد الأساسي لتشحن في العداد، ويعود العد التناظري من هذه القيمة، ويبقى الخرج في هذه الأثناء على المستوى المنطقي المنخفض حتى انتهاء العد (الوصول إلى القيمة 0000h) أو حتى ورود نبضة إعادة قدح ثانية.

أما في حال شحن سجل العداد بقيمة جديدة أثناء العد (أي عندما يكون الخرج OUT على الصفر) فإن القيمة الجديدة لن تنتقل إلى العداد ولن يبدأ العد التناظري منها حتى ورود نبضة قدح جديدة إلى مدخل القدح GATE.

**النمط 2: مولد إشارات مقاطعة ميكاتية Timed Interrupt Generator**

ذكرنا في معرض حديثنا عن المقاطعة تطبيق توليد ساعة زمن حقيقي باستخدام المقاطعة؛ في هذا النمط من العمل يستطيع العداد 8254 أن يقوم بتوليد نبضات ساعة زمن حقيقي بمعدل أخفض بكثير من تردد ساعة عمل المعالج، وأعلى بكثير من 1Hz؛ على هذا يمكن

قياس أزمنة أقصر بكثير من الثانية (أي بتمييزية أعلى) وبدقة عالية. تستخدم معظم نظم الحواسيب ساعة زمن حقيقي بتردد 1 KHz، أي إن الزمن الفاصل بين إشارات المقاطعة الناجمة هو 1 ms.

M2 M1 M0 للعمل في هذا النمط تكتب القيمة 010 في الخانات

من كلمة التحكم ثم يُشحن العداد المراد تشغيله في هذا النمط بالقيمة المطلوبة. وإذا كانت إشارة التأهيل GATE على المستوى العالي، يبدأ العداد بالعد تنازلياً بدءاً من نبضة الساعة التالية لشحن العداد. وعندما تصل قيمة العداد إلى القيمة واحد، ينزل خرج العداد OUT إلى الصفر مدةً تعادل نبضة ساعة واحدة، إذ تتسبب الجبهة الهابطة لنبضة الساعة التالية بانتقال قيمة العداد إلى الصفر وإعادة شحنة بنفس قيمة العد الابتدائية. ويعود العداد للعد تنازلياً وتتكرر هذه الدورة. فإذا شحنا العداد بقيمة N ينتقل خرج العداد OUT إلى الصفر مدة دور واحد كل N نبضة ساعة، لذا يكون تردد إشارة الخرج مساوياً لتردد ساعة الدخل مقسوماً على N.

وفي حال انخفاض إشارة التأهيل GATE إلى الصفر أثناء العد، يتوقف العد، وعند عودة إشارة GATE إلى الواحد يعود العداد إلى شحن القيمة الموجودة في سجل العداد من جديد عند نبضة الساعة التالية، ويعود إلى العد تنازلياً من تلك القيمة. أما إذا كتبت قيمة عد جديدة في سجل العداد، فلن تنتقل القيمة الجديدة إلى العداد حتى تصل قيمة العد إلى الواحد.

**النمط 3: الموجة المربعة Square Wave**

إذا بُرمج أحد العدادات للعمل في النمط 3 وشُحنت في سجل العداد قيمة زوجية، يعطي العداد على خرجه إشارة مربعة ترددتها يساوي تردد ساعة الدخل مقسوماً على القيمة المشحونة في العداد. أما إذا شحنت فيه قيمة فردية فلن تكون إشارة الخرج متناهية، أي قد تكون المدة التي تبقى النبضة فيها في المستوى العالي أكبر من مدة المستوى المنخفض بدور ساعة دخل أو أكثر.

بعد شحن العداد بقيمة المطلوبة تنتقل القيمة المشحونة في سجل العداد إلى العداد نفسه، ثم يبدأ العد التنازلي بمقدار عدتين، وعند وصول قيمة العداد إلى القيمة 2 ينتقل خرج العداد من الواحد إلى الصفر، ويعاد شحن قيمة العد إلى العداد ألياً. يبقى خرج العداد على الصفر حتى وصول العد الثانية إلى القيمة 2، فيعود الخرج إلى الواحد ويعاد شحن العداد بقيمة الأولية وهكذا.

في حال انخفاض المدخل GATE في أية لحظة، يتوقف العد، وتعود قيمة العد المخزن في سجل العداد للشحن في العداد فور عودة إشارة GATE إلى الواحد.

#### النقط 4: القدر البرمجي Software-triggered Strobe

في هذا النقط يقوم العداد بتوليد نبضة قدر وحيدة تنتقل من الواحد إلى الصفر بعد  $N+1$  نبضة ساعة من شحن العداد بقيمة N، تستمر مدة دور واحد من ساعة الدخل. وقد سمى هذا النقط بالقدر البرمجي لأن النبضة تتولد نتيجة كتابة قيمة العد في العداد بتعليمات برمجية. وبعد وصول العد إلى الصفر ينتقل العداد إلى FFFFh ثم يتتابع العد تنازلياً.

يمكن استغلال هذا النقط لكتابية معطيات تفرعية على معبر ما، ثم إرسال نبضة قدر بعد تأخير ما، لإعلام الجهاز المستقبل بجاهزية المعطيات.

#### النقط 5: القدر المادي Hardware-triggered Strobe

يستخدم هذا النقط عند الحاجة إلى توليد نبضة قدر تنتقل من الواحد إلى الصفر، بعد تأخير معين من انتقال إشارة الدخل GATE للعداد من الصفر إلى الواحد. ويفيد هذا النقط بتأخير النبضة الصاعدة الواردة إلى المدخل GATE بقدر معين.

يُشحن سجل العداد بقيمة العد المطلوبة، التي تنتقل إلى العداد فور انتقال إشارة دخل العداد GATE إلى الواحد. يبدأ العداد بالعد

تنازلياً بعد انتقال قيمة العد إلى العداد بنسبة ساعة دخل واحدة. عندما يصل العداد إلى الصفر، ينتقل خرج العداد إلى الصفر مدةً تساوي نسبة ساعة دخل وحيدة. أي إن الخرج ينتقل إلى الصفر بعد  $N+1$  نسبة من انتقال مدخل القدح GATE إلى الواحد.

في حال ورود نسبة قدح ثانية إلى المدخل GATE أثناء العد، يعود العداد إلى شحن قيمة العد الأولية، ويبدأ العد التنازلي من جديد. وفي حال استمرار ورود نسبات القدح قبل وصول العداد إلى القيمة صفر يبقى الخرج OUT على المستوى العالي.

أما إذا كتبت قيمة عد جديدة في سجل العداد أثناء العد، فلن تنتقل القيمة الجديدة العداد حتى ورود إشارة قدح إلى المدخل GATE. يمكن العودة إلى تفاصيل أكثر، وأشكال الإشارات الموافقة، في نشرة معلومات المؤقت/العداد .8254

## الفصل الثالث

# مدخل إلى البرمجة بلغة المجمع<sup>١</sup>

### ١ مقدمة

يهدف هذا الفصل إلى عرض أساسيات البرمجة بلغة المجمع (أو لغة التجميع) Assembly Language. نعرض أولاً أنماط العنونة المختلفة، التي تسمح للمعالج بالوصول إلى المعطيات في الذاكرة، ثم نتطرق بعد ذلك إلى المراحل الأساسية لتطوير برنامج بلغة المجمع، بدءاً من تعريف المسألة وحتى كتابة البرنامج.

### ٢ لغات البرمجة

يقوم أي معالج صغيري، مهما يكن نوعه، بتنفيذ برنامج مخزن في الذاكرة، ولذا فإن المعالج ينفذ برنامجاً مكتوباً بالصيغة الثنائية (1,0) فقط. وكما هو معروف، توجد ثلاثة مستويات مختلفة لكتابة برنامج لمعالج صغيري، نعرضها باختصار تباعاً.

### ١-٢ لغة الآلة

يمكن كتابة البرامج ببساطة كمتتالية أرقام ثنائية، تمثل تعليمات المعالج الواجب تنفيذها (انظر الشكل 1).

| العملية    | عنوان الذاكرة | المحتوى السنت عشرى | المحتوى الثنائى |
|------------|---------------|--------------------|-----------------|
| INPUT From | 11100100      | E4                 | 00100 h         |
| Port 05 h  | 00000101      | 05                 | 00101 h         |
| ADD        | 00000100      | 04                 | 00102 h         |
| 07 h       | 00000111      | 07                 | 00103 h         |
| OUTPUT To  | 11100110      | E6                 | 00104 h         |
| Port 02    | 00000010      | 02                 | 00105 h         |

الشكل 1: مثال على برنامج معالج صغير.

تسمى الصيغة الثنائية للبرنامج، بلغة الآلة Machine Language لأنها الشكل الوحيد الذي تفهمه الآلة (أي الحاسوب). ولكن، من الصعب، إن لم يكن من الحال، على مبرمج أن يحفظ آلاف الرموز الثنائية لمعالج ما مثل المعالج 8086. ثم إن حدوث خطأ أثناء العمل أمر وارد جداً، إذ يكفي تبديل 0 مكان 1 أو العكس! إن استخدام الصيغة السنت عشرية قد تساعد على التغلب على هذه المشكلة، فهي تمثل أكثر ترافقاً من الصيغة الثنائية، ولكنها لا تحول دون مشكلة حفظ الآلاف من رموز التعليمات.

## 2-2 لغة المجمع

لجعل البرمجة أيسير، يكتب معظم المبرمجين بلغة المجمع، ثم يترجمون برامجهم إلى لغة الآلة، بحيث يمكن شحذها في الذاكرة وتنفيذها. تستخدم لغة المجمع مصطلحات «تذكرة» mnemonics ذات ثلاثة أو أربعة أحرف لتمثيل كل نوع من التعليمات. والمصطلح هو مجرد وسيلة لمساعدة المبرمج في التذكر، والحرروف المستخدمة فيها تدل عادة على كلمة معينة في اللغة الإنجليزية وتشير إلى العملية التي تقوم بها التعليمية. فمثلاً، يرمز إلى عملية الطرح بالرمز SUB (المشتق من فعل Subtract في اللغة الإنجليزية)، وتدل تعليمة OR على العملية المنطقية الموافقة، وكذلك تعليمة XOR تدل

على عملية الجمع الحصري، أما تعليمة نقل معلومة ما من مكان إلى آخر فهي تعليمة MOV<sup>1</sup>.

والسؤال الذي يطرح ذاته هنا: بفرض أننا كتبنا برنامجنا بلغة المجمع، كيف يمكن الانتقال إلى برنامج بلغة الآلة، حتى يستطيع المعالج الصغرى تنفيذه؟

في الواقع، هناك طريقتان. الطريقة الأولى هي الترجمة من لغة المجمع إلى لغة الآلة يدوياً، وذلك بكتابة المصيغة الثنائية المقابلة لكل تعليمة بلغة المجمع. ولكن هذه الطريقة محفوفة بالمخاطر، إذ من السهل ارتكاب الخطأ أثناء الترجمة، والحصول على برنامج مخالف لما أردناه. أما الطريقة الثانية، وهي الأسلم، فهي استخدام مجموع Assembler، هدفه ترجمة البرنامج من لغة المجمع إلى لغة الآلة. وهذا المجمع هو برنامج يعمل على أي حاسوب شخصي، وغالباً ما يتراافق مع أدوات مساعدة لتطوير البرامج: مثل المقلد المحاكي Simulator، والمنقح Debugger. ومن الجدير بالذكر، أن لكل معالج صغرى لغة مجمع خاصة به، لأن هذه اللغة تعكس معاشرة إمكانات البرمجة المتاحة لهذا المعالج.

### 3-2 اللغات العالية المستوى

يمكن كتابة برنامج معالج صغرى باستخدام إحدى اللغات التي تسمى اللغات العالية المستوى High-Level Languages، مثل Fortran، أو BASIC، أو Pascal، أو C، أو Ada. تستخدم هذه اللغات عبارات برمجية قريبة من اللغة الإنكليزية «الاعتيادية». ولذا، فهي أسهل لكتابة من لغة المجمع. وقد تمثل أي عبارة برمجية من لغة عالية المستوى عدة تعليمات من لغة الآلة. فلتحويل برنامج مكتوب بلغة عالية المستوى إلى برنامج بلغة الآلة ينبغي استخدام «المترجم» Compiler. وعند البرمجة بلغة عالية المستوى، يكون الزمن

<sup>1</sup> انظر مجموعة تعليمات المعالج 8086 في الملحق الرابع.

اللازم لإنجاز البرنامج أقصر منه بلغة المجمع، لأن اللغة العالية المستوى تستخدم لبناء بنية أغني لكتابة البرنامج. ولكن هذه البرامج، بعد ترجمتها إلى لغة الآلة، تُنفذ ببطء أشد منه في حالة الكتابة مباشرة بلغة المجمع أو لغة الآلة، لأن المترجم المستخدم للتحويل قد لا يكون أمثل.

ولذا فالبرامج التي تتعامل مع الكيان الصلب بشدة، كبرامج التحكم في الأذرع الآلية (الروبوتات) مثلاً، من الأفضل كتابتها مباشرة بلغة المجمع، حتى لا يستغرق تنفيذها زمناً أطول مما يستحق. أما البرامج التي تعالج كميات هائلة من المعطيات، مثل سجلات شركات التأمين، فمن الأيسر كتابتها بلغة عالية المستوى، لأن زمن تنفيذها أمر غير حرج.

إن اتخاذ القرار باللغة الواجب استخدامها لكتابة البرنامج، أصبح أمراً محيراً حالياً، لأن المجموعات الحديثة تسمح باستخدام بعض العبارات بلغات عالية المستوى، كما أن بعض مترجمات اللغات عالية المستوى أصبحت تتيح استخدام عبارات مكتوبة بلغة المجمع.

في هذا الفصل، سنركّز اهتمامنا في لغة المجمع للمعالج 8086، التي تسمح بالتعامل مع الكيان الصلب تعاملاً مباشراً، لأن هدفنا بعيد هو فهم الحاسوب الشخصي المبني على عائلة المعالجات المتقدمة مع 8086.

### 3 مبدأ التجزئة

لابد قبل التطرق إلى تقنيات البرمجة بلغة المجمع من معرفة الطرائق التي يستطيع بها المعالج الوصول إلى المعطيات في الذاكرة. وقد رأينا في الفصل الأول كيف يضع المعالج 8086، عند النفاد إلى الذاكرة، عنواناً على مسراه مرمزاً على 20 خانة. ولكن سجلات المعالج الداخلية لا تخزن إلا قيماء ذات 16 خانة، لذلك استُخدمت في المعالج

8086 (وفي الأجيال اللاحقة من عائلة معالجات Intel) طريقة تسمى التجزئة إلى قطاعات Segmentation.

لتوليد العنوان الحقيقي Physical Address المرمز على 20 خانة، يقوم المعالج بجمع قيمة قاعدية Base Address، مرمز على 16 خانة ومخزنة في مؤشراته الداخلية، إلى قيمة انزياح Offset مرمزة أيضاً على 16 خانة ومخزنة في سجل من سجلات المعالج الداخلية كما هو موضح في الشكل 2.

نلاحظ إذن أن القاعدة تزاح نحو اليسار أربع خانات، وتتماًلاً الخانات المزاحة بقيمة صفرية ثم تجمع إلى قيمة الانزياح، التي تعد قيمة على 20 خانة، ولكن خاناتها الأربع العليا مساوية للمصفّر. نحصل بعد الجمع على قيمة مرمزة على 20 خانة تمثل العنوان الحقيقي الواجب وضعه على المسار للوصول على المعلومة من الذاكرة.

تُستخدم هذه الطريقة للوصول إلى المعلومات في أي قطاع Segment من الذاكرة: قطاع المعطيات، أو قطاع البرنامج، أو قطاع المكدس، أو القطاع الإضافي. إذ تكون القيمة القاعدية اللازمة لتوليد العنوان الحقيقي مخزنة في المؤشر المقابل لكل قطاع. فمثلاً عند الوصول إلى قيمة في قطاع المعطيات، يكون محتوى السجل CS العنوان القاعدي، ويكون الانزياح مخزنـاً في أي من سجلات المعالج AX, BX, CX, DX. وعند الوصول إلى قيمة في قطاع المكدس يستخدم السجل SS كقيمة قاعدية في توليد العنويـن، ويكون الانزياح مخزنـاً في السجل SP. وعند الوصول إلى تعليمة في قطاع البرنامج تكون القاعدة موجودة في السجل CS والانزياح في السجل IP.

#### مثال:

نريد الوصول إلى المعلومة المخزنة في العنوان الحقيقي 2437Ah في قطاع المعطيات. بفرض أن قيمة السجل DS هي 2000h، فما هو الانزياح الواجب جمعه للوصول إلى تلك المعلومة؟

لتوليد العنوان الحقيقي 2437A ينبعي أولاً إزاحة السجل DS أربع خانات إلى اليسار، ثم جمع محتواه إلى الانزياح المناسب أي:

24 37 A  
 DS بعد الإزاحة) 26 00 0 -

الانزياح 04 37 A

و من ثم، نحصل بالطرح على قيمة الانزياح المرمز على 16 خانة.

|                 |         |    |          |   |      |
|-----------------|---------|----|----------|---|------|
| طريقة التجزئة   | 19      |    | 4        | 3 | 0    |
|                 | القاعدة |    |          |   | 0000 |
|                 | 19      | 15 |          |   | 0    |
|                 | 0000    |    | الانزياح |   |      |
|                 | <hr/>   |    |          |   | 0    |
| العنوان الحقيقي |         |    |          |   |      |

الشكل 2: آلية حساب العنوان الحقيقي.

في الواقع، هناك طرق عديدة لتقديم هذا الانزياح إلى وحدة التنفيذ EU. فقد تحتوي التعليمية ذاتها على قيمة الانزياح، أو قد يخزن الانزياح في سجل ما في المعالج، أو في موقع في الذاكرة. تسمى هذه الطرائق أنماط العنونة Addressing Modes، وسيعرض بالتفصيل في الفقرة التالية.

## 4 أنماط العنونة

### 1-4 العنونة الفورية

في نمط العنونة الفورية Immediate Addressing، تحتوي تعليمة المعالج على القيمة «الفورية» الواجب استخدامها أثناء التنفيذ، وبكلمة أخرى، فإن حدود التعليمة هي قيمة معطاة.

مثال 1:

MOV CX, 437Bh

ستنتقل القيمة 437Bh، بعد تنفيذ هذه التعليمة، إلى السجل CX.

ملاحظة:

في التعليمة MOV، يدل الحد الأول دوماً على الوجهة، والحد الثاني على المصدر.

مثال 2:

MOV CL, 48 h

سيصبح محتوى السجل CL (المرمز على 8 خانات) .48h

يمكن أن نقل قيم ذات 8 خانات أو 16 خانة إلى أحد سجلات المعالج، أو أحد مواقع الذاكرة نقلًا فوريًا.

### 2-4 العنونة بالسجل

في نمط العنونة بالسجل Register Addressing، تحتاج تعليمة المعالج إلى القيمة المخزنة في أحد سجلاته الداخلية. وبمعنى آخر، تكون حدود التعليمة سجلات المعالج الداخلية.

مثال 1:

MOV CX, AX

عند تنفيذ هذه التعليمة، تُنسخ القيمة المخزنة في السجل AX  
والمرمز على 16 خانة إلى السجل CX.

مثال 2:

MOV CL,AL

تنقل هذه التعليمة محتوى السجل AL ذا الخانات الثمان إلى  
السجل CL المرمز على ثمان خانات، أي يمكن بواسطة هذا النمط نقل  
قيم سجلات مرمزة على 16 أو 8 خانات.


#### 3-4 العنونة المباشرة

رأينا في العنونة الفورية أن حد التعليمة هو القيمة الواجب استخدامها. أما في نمط العنونة المباشرة Direct Addressing، فحد التعليمة هو انزياح عنوان موقع في الذاكرة، يحتوي على القيمة الواجب استخدامها. تمثل هذه العنونة في الشكل 3.

مثال 1:

MOV CL, [437Ah]

عند تنفيذ هذه التعليمة، تُنقل إلى السجل CL، المرمز على 8  
خانات، القيمة الموجودة في الذاكرة في العنوان 437Ah. وفي الواقع،  
يُنتج العنوان الحقيقي الكامل لهذه القيمة (على 20 خانة) من إزاحة  
القاعدة المخزنة في السجل DS أربع خانات نحو اليسار، ثم جمعها  
إلى الانزياح 437Ah. وبمعنى آخر، تكون القاعدة مخزنة دوماً في  
السجل DS ما لم يُشر إلى عكس ذلك.



الشكل 3: العنونة المباشرة.

#### مثال 2:

MOV BX, [437Ah]

في هذا المثال تُنقل إلى السجل BX، ذي 16 خانة، القيمة الموجودة في موقعين متتالين من الذاكرة كل منها على 8 خانات؛ بحيث يكون انزياح الموضع الأول هو 437Ah، وانزياح الموضع الثاني هو 437Bh. وبكلمات أخرى، ستُنقل القيمة ذات الانزياح 437Ah إلى السجل BX، والقيمة ذات الانزياح 437Bh إلى السجل BH.

#### مثال 3:

MOV[437Ah], BX

تقوم هذه التعليمة ب تخزين محتوى السجل BX في موقعين متتالين من الذاكرة بالانزياح 437Ah و 437Bh تخزييناً مشابهاً لما وُصف سابقاً.

### ملاحظة 1:

يجب الانتباه، عند استخدام العنونة المباشرة، إلى وجود قوسين يحيطان بقيمة الانزياح. وفي حال نسيانهما، تتحول التعليمية إلى نمط عنونة فورية، وتُنفذ، من ثم، تنفيذاً مخالفًا لما هو متوقع. فمثلاً التعليمية:

MOV CX,437Ah

تؤدي إلى تخزين القيمة 437Ah في السجل CX، أما التعليمية:

MOV CX,[437Ah]

فتقوم ب تخزين محتوى الذاكرة في السجل CX.

### ملاحظة 2:

عند تنفيذ تعليمية نقل معلومات (مثل MOV) لقيم على 16 خانة في النمط المباشر، يجب التيقن أن الانزياح هو قيمة زوجية.

## 4-4 العنونة غير المباشرة بالسجل

في نمط العنونة غير المباشرة بالسجل Register Indirect Addressing، يُعطى في التعليمية السجل الذي يحتوي على انزياح عنوان المعلومة في الذاكرة. وبكلمة أخرى، فإن حد التعليمية المرمزة في النمط غير المباشر سجل محتواه انزياح عنوان القيمة المطلوبة. ويوجد لهذا النمط من العنونة أربعة أشكال مختلفة:

### أ العنونة غير المباشرة بالسجل بدون انزياح

وهو الشكل الأبسط، إذ يمثل محتوى السجل انزياح عنوان القيمة في قطاع المعطيات.

مثال:

MOV [BX], AX

تقوم هذه التعليمية بنقل محتوى السجل AX إلى موقعين متتاليين في الذاكرة. يتحدد العنوان الحقيقي للموقع الأول بجمع محتوى السجل BX إلى محتوى مؤشر المعطيات DS (ما لم يُشير إلى عكس ذلك صراحةً) بعد إزاحة هذا المؤشر أربع خانات نحو اليسار. وهكذا نجد أن محتوى السجل BX هو انتزاع عنوان موقع التخزين الأول، وأن موقع التخزين الثاني يقابل القيمة التالية مباشرة.

**بـ العنونة غير المباشرة بالسجل مع انتزاع ثابت**  
 في هذا الصنف من العنونة تضاف قيمة ثابتة إلى محتوى السجل المذكور في التعليمية للحصول على انتزاع عنوان المعلومة في الذاكرة.

مثال:

MOV SI, [BP+4]

تنقل هذه التعليمية، إلى السجل SI، القيمة ذات الانزياح المساوي لنتائج جمع محتوى السجل BP والقيمة 4. ولما كان للسجل 16 SI خانة، فتنقل إليه قيمتان متتاليتان من الذاكرة.

**جـ العنونة غير المباشرة باستخدام سجل الدليل**

بدلاً من إضافة قيمة ثابتة إلى محتوى السجل المستخدم في العنونة غير المباشرة، يمكن إضافة محتوى أحد سجلات الدليل (وهي: SI, DI, BI). فيصبح إذن انتزاع عنوان القيمة المطلوبة مساوياً لجمع محتوى السجلين معاً: سجل الدليل وسجل العنونة.

مثال:

OR [BX+DI], 0100h

تجري هذه التعليمية العملية المنطقية OR بين القيمة 0100h وموقع في الذاكرة يُعطي انتزاعه بجمع محتوى السجلين DI و BX.

معاً (على 16 خانة). وكما أصبح مالوفاً، تؤخذ القيمة المخزنة في موقعين متتاليين في الذاكرة لتكوين كلمة من 16 خانة.

د العنونة غير المباشرة باستخدام سجل الدليل وانزياح ثابت  
يمكن أيضاً إضافة قيمة ثابتة إلى ناتج جمع محتوى سجل الدليل وسجل العنونة لتكوين انزياح عنوان القيمة المطلوبة.

مثال:

AND DL, [BX+SI+02h]

تجري هذه التعليمية، وهي تتعامل مع قيم مرمرة على 8 خانات، عملية AND بين السجل DL وموقع محدد في الذاكرة. ويعطى انزياح هذا الموقع بجمع محتوى السجلين BX و SI إلى القيمة الثابتة .02h.

#### 5-4 العنونة بالدليل

تعتمد التعليمات التي تستخدمنمط العنونة بالدليل Index Addressing على أحد سجلي الدليل SI و DI للحصول على انزياح عنوان القيمة المطلوبة في الذاكرة. هذا النمط إذن مشابه لنمط العنونة غير المباشرة بالسجل، ولكن الاختلاف يكمن في السجل المستخدم. فهنا لا نستخدم إلا السجلين SI أو DI، أما في ذاك النمط، فيمكن استخدام سجلات المعالج AX,BX,CX,DX للعنونة.

مثال:

ADD AX,[SI]

يضاف محتوى السجل SI إلى مؤشر قطاع المعطيات DS للحصول على العنوان الحقيقي الكامل على 20 خانة. تؤخذ القيمة الموجودة في ذلك العنوان وفي العنوان الذي يليه مباشرة لتجمع إلى السجل AX، وتحفظ النتيجة في السجل AX.

## 5 مراحل تطوير برنامج بلغة المجمع

عندما يطلب كتابة برنامج بلغة المجمع، ينبغي اتباع المراحل الأربع التالية لضمان بناء برنامج صحيح البنية، قادر على أداء المهمة المطلوبة.

### 1-5 تعريف المسألة

الخطوة الأولى في كتابة برنامج ما، هي التفكير ملياً في المسألة المراد حلها. وبكلمات أخرى، ينبغي أن نسأل أنفسنا مرات عدّة «ماذا أريد أن يفعل هذا البرنامج؟!» فإننا إن لم نفعل ذلك، فقد نكتب برنامجاً يعمل، وقد يكون ضخماً جداً، ولكنه لا يحقق الفرض الذي كُتب لأجله. وعند إمعان النظر في المسألة، يجب أن نكتب واجبات البرنامج بالتسليسل الذي ينبغي اتباعه. وفي هذه المرحلة، نحن لا نكتب برنامجاً، باستخدام العبارات البرمجية الخاصة بلغة المجمع، ولكننا نعبر عن مهام البرنامج Tasks بكلمات «اعتراضية». فمثلاً، قد تصاغ مسألة برمجة على النحو الآتي:

- 1 قراءة درجة الحرارة من محس معين.
- 2 إضافة معامل تصحيح قدره 7.
- 3 تخزين النتيجة في الذاكرة.

ففي هذا البرنامج، هناك ثلاثة مهام مطلوبة، وهي مصوّفة بلغة تشبه لغة المجمع. أما في المسائل التي هي أكثر تعقيداً، فيحسن بنا تجزئة المهام الصعبة إلى مهام فرعية Sub-task أسهل، وكتابة مراحل تنفيذ كل من هذه المهام الفرعية.

### 2-5 تمثيل عمليات البرنامج

تُسمى سلسلة العمليات المستخدمة في حل مسألة برمجة:

**خوارزمية البرنامج Algorithm.** وفي هذه الفقرة، نعرض بعض الطرق المستخدمة في تمثيل خوارزمية برنامج ما.

### 1-2-5 قوائم المهام التتابعية

على نحو مشابه لما عُرض في الفقرة السابقة، يضع بعض المبرمجين قائمة بالمهام المطلوبة، تسمى بقائمة المهام التتابعية Sequential Task Lists، وذلك بغية توضيح خوارزمية البرنامج. لنفترض، على سبيل الإيضاح، أننا نريد، بدلاً منأخذ عينة واحدة من محس الحرارة، أن نأخذ عينة كل ساعة من ساعات اليوم وذلك خلال يوم كامل، وإضافة 7 إلى كل منها، ثم تخزين القيمة الصحيحة في الذاكرة. يمكن صياغة قائمة مهام هذا البرنامج كما يلي:

- |  |    |
|--|----|
| قراءة عينة من محس الحرارة.               | 1  |
| إضافة 7 إلى القيمة المقرؤة.              | 2  |
| تخزين القيمة الصحيحة في موقع من الذاكرة. | 3  |
| انتظار ساعة كاملة.                       | 4  |
| قراءة عينة أخرى من محس الحرارة.          | 5  |
| إضافة 7 إلى القيمة المقرؤة.              | 6  |
| تخزين النتيجة في الذاكرة.                | 7  |
| ...                                      |    |
| قراءة عينة من محس الحرارة.               | 97 |
| إضافة 7 إلى القيمة المقرؤة.              | 98 |
| تخزين النتيجة في الذاكرة.                | 99 |

نلاحظ مما سبق أن هذا النهج ليس فعالاً في تمثيل عمليات البرنامج، فقائمة المهام أصبحت طويلة جداً، ولذا، يمكن تمثيل عمليات البرنامج بالصيغة المضغوطة التالية.


- قراءة عينة من محس الحرارة.
- إضافة 7 إلى القيمة المقرؤة.

- تخزين القيمة الملحقة في الذاكرة.
  - انتظار ساعة كاملة.
  - هل أصبح لدينا 24 عينة؟
  - إذا كان الجواب كلا : عد إلى المهمة الأولى.
  - إذا كان الجواب نعم : توقف عن العمل.
- تدل الأسطر الثلاثة الأخيرة على أننا نريد تكرار عمليات القراءة والتصحيح والتخزين والانتظار 24 مرة. ومن الجدير بالذكر، أن كتابة قوائم المهام جيداً يسهل أمر تحويلها إلى لغة المجمع. إذ يكفي لإجراء ذلك، تحديد بعض التفاصيل المتعلقة بالمكونات المادية، مثل عنوان معبر القراءة، وموقع التخزين في الذاكرة.

#### 2-2-5 المخططات التدفقية

**المخططات التدفقية** Flowcharts أشكال بيانية تمثل مختلف عمليات البرنامج، فيرمز إلى كل عملية برمز بياني. ويظهر في الشكل 4 بعض الرموز البيانية المستخدمة في بناء المخططات التدفقية.


يمكن رسم المخطط التدفقى للمثال السابق كما في الشكل 5، إذ يدل الشكل الإهليجي على بداية البرنامج أو نهايته، كما يرمز إلى عمليات القراءة/الكتابة من الدخل/الخرج بمتوازى الأضلاع. أما العمليات الحسابية والمنطقية ونقل المعلومات فيرمز إليها بمستطيل. يرمز إلى البرامج الفرعية التي تحقق وظيفة محددة بمستطيل مخطط. ويفضل دوماً الاستعاضة عن مجموعة التعليمات التي تهدف إلى تحقيق وظيفة محددة ببرنامج فرعى. فمثلاً، إذا كان لدينا مجموعة من التعليمات لحساب الجذر التربيعي في مسألة معينة، فمن الأسهل وضعها في برنامج فرعى، ثم طلب هذا البرنامج باسمه عند الحاجة إلى حساب الجذر التربيعي، فهذا أيسر من كتابة التعليمات اللازمة لذلك في كل مرة.



الشكل 4: الرموز المستخدمة في المخططات التدفقيّة.

أما اتخاذ القرار - الاختبار - فيُرمز إليه بـ **مُعَيْن**، وهو يدل على شرط يُختبر في البرنامج، وتكون نتيجته صحيحة أو خاطئة. ولذا يخرج من هذا المعين خطان يتجه أحدهما نحو سلسلة التعليمات الواجب تنفيذها في حالة تحقق الشرط، والأخر يدل على ما يجري في حالة عدم تتحققه.

وهناك أيضاً شكلان يدلان على «الوصلة». فإذا اضطررنا إلى كتابة مخطط تدفقي طويلاً ووصلنا إلى نهاية الصفحة، فيمكننا إنتهاء المخطط على الصفحة برمز الوصلة الخماسية الأضلاع، ومتابعة المخطط على الصفحة التالية بالرمز ذاته. أما في حالة متابعة المخطط على الصفحة ذاتها، ولكن في عمود مختلف، فيمكن استخدام رمز الدائرة (الوصلة) لإنتهاء المخطط في عمود من الصفحة، ثم متابعته في عمود آخر من الصفحة ذاتها.



الشكل 5: المخطط التدفقى لبرنامج قراءة الحرارة.

إن المخططات التدفقية وسيلة بيانية لعرض تسلسل البرنامج، إلا أنها تعانى بعض المساوىء. إذ لا يمكن كتابة إلا القدر اليسير من المعلومات داخل كل رمز. وقد تصبح المخططات معقدة إذا كان البرنامج طويلاً، وهذا ما يجعل تتبعها أمراً صعباً. نصف فيما يلى طريقة أكثر ترافقاً لتمثيل الخوارزميات.

### 3-2-5 البنية البرمجية القياسية

بدا واضحاً للمبرمجين المحترفين، منذ بداية السبعينيات، أن نجاح أي مشروع برمجي مرهون باتباع طريقة منهجية في البرمجة. وإحدى الطرائق المنهجية هي النهج التنازلي Top-down approach. في هذا النهج، تُجزأ أولاً مسألة البرمجة الكبيرة إلى أقسام رئيسية Modules بحيث يُظهر المستوى الأعلى العلاقة بين هذه الأقسام ووظائف كل منها. ويعطي هذا المستوى -صفحة واحدة- نظرة عامة إلى كامل البرنامج. ثم يجزأ كل قسم بدوره إلى أقسام فرعية أصغر. وتستمر التجزئة إلى أن تصبح خطوات كل قسم قابلة للفهم وواضحة. وعندئذٍ، يمكن أن يُوزع العمل البرمجي على أعضاء فريق العمل للتنفيذ.

ساهم في تطوير أدوات البرمجة القياسية Standard Programming اكتشاف أن عمليات أي برنامج تمثل بثلاثة أنواع من العمليات:

- التتابع Sequence: ويشير إلى مجموعة أعمال تجري على التعلق.
- القرار أو الانتقاء Selection/Decision: ويعني اختيار مهمة من عدة مهام ممكنة.
- التكرار Iteration: وتعني تكرار مجموعة مهام إلى أن يتحقق شرط ما.

وفي الواقع، تكفي هذه العبارات الثلاث لتمثيل أي مهمة برمجية، وتسمح بالحصول على برامج واضحة. ويُظهر الشكل 6 تمثيلاً بيانيًّا لهذه العبارات الثلاث.

يمكن أيضاً التعبير عن هذه الأنواع الثلاثة بلغة تقترب من اللغة المستخدمة تسمى الترميز الكاذب Pseudo-Code. ونجد في الشكل 6 مثالاً على هذا الترميز.

إن البنية الموضحة في الشكل 6 مثال على تتابع بسيط. ففي هذه البنية، تكتب المهام بالترتيب المطلوب.

مثال:

- اقرأ درجة الحرارة؛

- أجمع التصحيح 7+؛

- خزن النتيجة؛

تمثل البنية "إذا - افعل - وإلا" عملية قرار، لأنها تسمح باختيار إحدى مهنتين تبعاً للشرط المستخدم.

مثال:

إذا كانت درجة الحرارة أصغر من 70

افعل

شغل المسخن؛

وإلا

أطفئ المسخن؛

ففي هذا المثال تسمح تلك البنية بتشغيل المسخن أو إطفائه بحسب درجة الحرارة.


وتُعد عبارة "إذا - افعل" مشابهة لها، ولكنها تختلف عنها بأن أحد المريدين لا يضم مهام للتنفيذ.

مثال:

إذا كنت جائعاً افعل

كُل:

فهذه البنية لا توضح الفعل الواجب إجراؤه إذا كنت غير جائع!



الشكل 6: التمثيل البياني للعبارات القياسية.

وتعد عبارة "مادام - افعل" مثلاً على التكرار، فهي تُستخدم للدلالة على ضرورة تكرار مهمة (أو مجموعة مهام) مادام الشرط محققاً.

مثال:

مادام هناك مال افعل

تناول العشاء خارج المنزل:

اذهب إلى السينما:

استقل سيارة الأجرة للعودة إلى المنزل:

ستُكرر المهام المذكورة سابقاً ما دمت تملك النقود. ولاحظ أن الشرط يُختبر أولاً قبل تنفيذ المهام.

هناك عبارة تكرار أخرى وهي: "كرر - إلى أن"، وهي تكرر مجموعة المهام إلى أن يصبح الشرط محققاً.

مثال:

كرر

اقرأ عينة من المحس:

اجمع التصحيح 7+4:

خزن النتيجة في موقع من الذاكرة:

انتظر ساعة:

إلى أن يصبح عدد العينات يساوي 24:

نلاحظ من هذه العبارة أن المهام تُنفذ أولاً، ثم يختبر الشرط ثانياً. ويمكن التعبير عن هذا المثال بعبارة "مادام - افعل" كما يلي:

مادام عدد العينات لا يساوي 24 افعل

اقرأ عينة من المحس:

اجمع التصحيح 7+:

خزن النتيجة في موقع من الذاكرة:

انتظر ساعة:

إن العبارتين السابقتين تضمان عملية اختيار بسيطة من نمط "إذا كان - افعل - وإلا ". ولما كان القرار مضمّناً في هاتين البنيةتين، فإننا لا نشير إلى القرار إشارة منفصلة عنهما.

وهناك بنية أخرى لعملية التكرار، تُستعمل بكثرة في لغات البرمجة العالية المستوى، وهي "من أجل - افعل"، ولها الصيغة التالية:

من أجل العدد = 1 إلى n افعل

العبارة 1:

العبارة 2:

...

تُنفذ هذه العملية غالباً في لغة المجمع بالبنية "كرر - إلى أن".

وهناك أخيراً بنية أخرى للانتقاء المتعدد case أكثر تراصداً تُستخدم لانتقاء مهمة من مهامات عدة. ففي المثال الموضح في الشكل 7 يتحقق الحاسوب (الطاخي) من اليوم لينتقي المهامات الملائمة. وما المهامات المذكورة إلا تتبع مهامات فرعية تمثل أيضاً ببني مشابهة.

إن بنية الانتقاء المتعدد صيغة مضغوطة لسلسلة من عبارات "إذا - افعل - وإلا" ، وهذا ما يوضحه المثال في الشكل 7.

سنصنف في الفقرات التالية من هذا الفصل كيف يمكن بناء هذه العبارات بواسطة لغة المجمع.

### 3-5 إيجاد التعليمات المناسبة

بعد وضع البنية العامة للبرنامج، تأتي مرحلة تحديد التعليمات المطلوبة لأداء كل جزء من البرنامج. وكما هو الحال عند تعلم لغة ما، فإن إتقان المعجم كاملاً لا يؤدي إلى الطلاقة في اللغة. فمن الأفضل إذن حفظ بعض الكلمات ووضعها في جمل مفيدة، ثم الانتقال إلى تعلم المزيد من الكلمات، واستخدامها في صيغ أكثر تعقيداً. وكذلك الأمر فيما يخص لغة المجمع. فمن المفيد معرفة أنواع التعليمات الممكن استخدامها، ثم العودة إلى لائحة مجموعة تعليمات المعالج (الملحق 4) لتحديد طريقة الاستخدام السليم.

لنبحث على سبيل المثال عن التعليمات المناسبة لصياغة برنامجنا البسيط (قراءة المحس، والتصحيح، والتخزين). نجد من استعراض تعليمات الدخل والخرج، أن تعليمة IN تسمح بقراءة قيمة من معبر دخل، ويمكن استخدام تعليمة ADD لجمع معامل التصحيح 7 إلى القيمة المقررة، كما يمكن استخدام التعليمة MOV لنسخ ناتج الجمع إلى مكان ما في الذاكرة. وللحظ هنا أن تقسيم البرنامج إلى أجزاء بسيطة قد يسرّ أمر إيجاد التعليمات التي تؤدي المهمة المطلوبة.


نصِّف في الفقرة التالية طريقة وضع هذه التعليمات في برنامج واحد.

### 4-5 كتابة البرنامج

#### 4-5-1 تعليمات الاستهلال

بعد إيجاد التعليمات الازمة لأداء المهام المطلوبة، لابد من البحث عن بعض التعليمات الضرورية قبل كتابة البرنامج. إن الهدف من هذه التعليمات الإضافية وضع قيمة ابتدائية في الأجزاء المختلفة من النظام، مثل سجلات القطاعات، والرميات، والطرفيات

القابلة للبرمجة. تسمى هذه التعليمات بتعليمات الاستهلال  
.Initialisation



الشكل 7: التمثيل البياني لعبارة الانتقاء.

وعلى سبيل المثال، ينبغي وضع قيمة ابتدائية في سجلات القطاعات بالأوزان العليا (المرمرة على 16 خانة) لعنوان الموقع الذي يبدأ منه ذلك القطاع. ففي مثالنا، نحتاج إلى وضع قيمة ابتدائية في سجل قطاع المعطيات حتى نستطيع تخزين النتيجة الصحيحة في موقع منه. فإذا أردنا مثلاً التخزين في الموقع ذي العنوان XXXh 00100h، كان من الضروري تخزين القيمة 0010h في سجل قطاع المعطيات. ومن أجل ذلك، يجب تخزين هذه القيمة أولاً في أحد سجلات المعالج، ثم نقلها إلى سجل قطاع المعطيات.

وإذا استعمل البرنامج المكدس، يجب شحن مؤشر المكدس بانزياح قيمة المكدس.

من جهة أخرى، تضم معظم النظم الحاسوبية طرفيات متعددة قابلة للبرمجة، مثل المؤقتات، والمحكمات. لذا، ينبغي إدراج تعليمات استهلال هذه الطرفيات في بداية البرنامج لتحديد أنماط عملها. وإضافة إلى ذلك، ينبغي من ناحية أخرى استعمال تعليمات الاستهلال لنسخ رايات التحكم في المعالج (أو تأهيلها)، مثل راية تأهيل المقاطعات وراية الاتجاه.

أنسب طريقة لإعداد الاستهلال هي وضع قائمة بكلفة السجلات والطرفيات المبرمجة، والرايات التي يضمها النظام الحاسوبي المراد برمجته. بعدها، يمكن أن نضع علامة عند تلك السجلات أو الرايات المستخدمة في البرنامج، ومن ثم، إضافة تعليمات الاستهلال إلى بداية البرنامج.

#### 2-4-5 قائمة الاستهلال

هذه قائمة بأهم المكونات/العناصر التي يجب التفكير فيها فيما يخص الاستهلال عند كتابة البرنامج:

- سجل قطاع المعطيات
- سجل قطاع المكدس
- سجل القطاع الإضافي

- سجل مؤشر المدرس
- سجل مؤشر القاعدة
- سجل دليل المصدر
- سجل دليل الوجهة
- البوابات المبرمج للدارة 8255
- متحكم المقاطعات المبرمج 8259A
- العداد المبرمج 8254
- متحكم الاتصال التسلسلي 8251A
- متحولات المعطيات
- تأهيل/مسح رأية الاتجاه، ورأية تأهيل المقاطعات.

وهكذا، نجد أن القائمة قد تطول عند وضع كل الطرفيات المستخدمة في النظام، ونلاحظ أننا لم نذكر سجل قطاع البرنامج لأنّه يشحن آلياً من نظام التشغيل.

#### 3-45 الصيغة القياسية للبرنامج

يتضمن كل سطر من البرنامج المكتوب بلغة المجمع الحقول التالية:

- **اللصاقة Label:** وهي اسم يرمز إلى نقطة معينة في البرنامج. وهو يغني عن استخدام العنوان الحقيقي لذلك السطر.

مثال:

PROG\_Start: MOV AL, 10h

...  
JMP PROG\_Start

يمكن للصاقة PROG\_Start أن تحل مكان عنوان السطر الذي يدل على بداية البرنامج. ولذلك، عندما نريد القفز إلى بداية البرنامج، يكفي استخدام الاسم PROG\_Start في تعليةم القفز.

- رمز التعليمية التذكيري Mnemonic: ويضم هذا الحقل اسم التعليمية المراد استخدامها، مثل MOV, ADD وغيرها...
- الحدود أو المعاملات Operands: تسمح هذه الحدود بتحديد القيم اللازمة لتنفيذ التعليمية.
- التعليق Comment: يسمح هذا الحقل، الذي يبدأ بعد علامة ":" بإعطاء توضيح حول عمل كل تعليمية في البرنامج. إن هذا الحقل مفيد جداً لأمرتين:
  - جعل البرنامج قابلاً للفهم من الآخرين (غير المبرمج).
  - بعد مرور زمن طويل على كتابة البرنامج، قد يضطر المبرمج للعودة ثانيةً إلى البرنامج لتعديله أو لتطويره. في هذه الحالة، فإن حقل التعليق ينعش ذاكرة المبرمج، ويسمح له بتذكر خطوات البرنامج التفصيلية، وهذا ما يسهل عملية التعديل أو التطوير.

#### ملاحظة:

من الضروري عند كتابة التعليق شرح دور التعليمية في البرنامج، لا عملها الوظيفي. فمثلاً، لا يكون التعليق على تعليمية MOV AX, 0h مثل «تعليمية نقل المعلومات»، وإنما ينبغي شرح سبب وضع القيمة 0 في السجل AX في البرنامج.

#### مثال:

لنكتب برنامجاً يقوم بالمهام التالية:

- قراءة قيمة المحس.
- تصحيح القيمة بإضافة القيمة 7.
- تخزين النتيجة في الذاكرة.

```

; Programmer: NA
; Program Title: Read Temperature
; File Name: TEMP.ASM
; Description: The program reads temperature, corrects it, and stores
;               results in memory
; Procedures: X
; Registers used: AX
; Flags affected: All conditional
; Ports: 05h
; Memory:   0100h - Data
;           0200h -0020Ch - Code
;

```

|             |                |   |
|-------------|----------------|---|
| PROG_START: | MOV AX, 0010h  | ; initialize DS to point to start of<br>; memory set for data storage |
|             | MOV DS, AX     |   |
|             | IN AL,05h      | ; read temperature from port 5h                                       |
|             | ADD AL, 07h    | ; add correction factor of +7h  |
|             | MOV [0000], AL | ; store result in memory  |
|             | INT 3          | ; wait for command from user  |

#### ملاحظة:

إن الـ **INT 3** تُستخدم عادة كنقطة توقف Break point؛ فهي تعيد السيطرة إلى نظام التشغيل. وبدون مثل هذه الـ **التعليمات** في نهاية البرنامج، يقوم المعالج بشحن وتنفيذ **تعليمات أخرى** من قطاع البرنامج قد تكون بلا معنى، ومن ثم قد تؤدي إلى تعطل كامل النظام.

#### 4-4-5 التوثيق

أكّدنا في الفقرات السابقة ضرورة كتابة البرنامج بعناية من حيث تعریف المهام المطلوبة، وتمثیلها ببيانیاً، وكتابه الخوارزمية، وصياغة البرنامج. وهنا نؤكد ضرورة توثيق البرنامج بحيث يصبح عمل البرنامج واضحاً للمبرمج، كما هو واضح لأي شخص آخر يقرؤه. يشمل التوثيق تحديد اسم البرنامج واسم الملف المحتوي عليه، وتاريخ كتابته، ورقم الإصدار (إن كان من الممكن وجود عدة إصدارات منه)،

ووَصْفٌ موجزٌ له، وتحديد الإجراءات المستخدمة، والبوابات الخارجية، والسجلات والرایات التي يؤثر فيها لجعل التواصل بينه وبين برامج أخرى أمراً سهلاً. وتوضع هذه المعلومات في بداية البرنامج، ويشمل التوثيق أيضاً وضع التعليقات المناسبة لكل (أو لمعظم) أسطر البرنامج لتحديد الغرض منها. ولا يقصد بالتعليق هنا شرح عمل كل تعليمة على حدة (كما ذكرنا سابقاً)، وإنما، ينبغي شرح الغرض من استخدام تلك التعليمية في البرنامج.

إن تأكيد ضرورة التوثيق أمر مهم للغاية. إذ تدل التجارب أن برنامجاً صغيراً كُتب منذ بضعة أشهر بلا تعليقات أو شرح، يكون غير مقروء اليوم، ولو عاد إليه المبرمج ذاته!



## الفصل الرابع

# تقنيات البرمجة بلغة المجمع<sup>١٠</sup>

### ١ مقدمة

يهدف هذا الفصل إلى منح الطالب القدرة على برمجة المعالج 8086، وذلك بتقديم تقنيات البرمجة الأساسية بلغة المجمع. نعرض تباعاً عمليات القفز والحلقات والتنفيذ المشروط؛ ثم نناقش البرامج الفرعية والتعليمات الموسعة؛ وأخيراً نصف طريقة تبادل المعلومات الأساسية بين المعالج والطريقيات بواسطة المقاطعة.

### ٢ الرايات وعمليات القفز

تأتي قوة الحاسوب الحقيقية من قدرته على تكرار مجموعة تعليمات مadam هناك شرط معين محقق، أو إلى أن يتحقق شرط ما؛ ومن قدرته على اتخاذ القرار في تنفيذ بعض المهام دون غيرها بناء على شروط محددة.

تدل الرايات Flags على وجود شرط ما أو عدمه. وتُستخدم تعليمات القفز Jump في إعلام الحاسوب بالمهام الواجب تنفيذها بناء على الرايات. سنتناوش في هذه الفقرة رايات رايات الشرط في المعالج 8086 وتعليمات القفز، ونعرض طريقة تنفيذ البنية "madam - افعل".

## 2-1 الرايات المشروطة

يوجد في المعالج 8086 ست رايات مشروطة Conditional Flags وهي: راية الحمل، وراية التثبت، وراية الحمل المساعد، وراية الصفر، وراية الفائض.

### 1-1 راية الحمل

تتأثر راية الحمل Carry بتعليمات الجمع والطرح والمقارنة. فإذا كان مجموع عددين أكبر من أن يرمز على 8 خانات، أصبحت راية الحمل متساوية للواحد للدلالة على وجود حمل إلى الخانة اللاحقة. وبالمشابهة، تصبح راية الحمل متساوية للواحد عندما يكون ناتج جمع عددين مرمزين على 16 خانة أكبر من 16 خانة. أما في تعليمات الطرح، فتتدل هذه الراية على الاستعارة Borrow. فإذا كان العدد المطروح أكبر من العدد المطروح منه رُفعت الراية للدلالة على ضرورة الاستعارة لإجراء الطرح.

وتؤثر أيضاً تعليمات المقارنة في راية الحمل، ذلك أن هذه التعليمات تقوم بطرح العدد المحدد بالمصدر من الوجهة، ولكن دون أن تخزن النتيجة في الوجهة. فتعكس الرايات عندئذ نتيجة المقارنة، فإذا كان المصدر أكبر من الوجهة، رُفعت راية الحمل/الاستعارة، وإذا كان المصدر أصغر من الوجهة بقيت راية الحمل كما هي، وفي حال التساوي، تُرفع راية الصفر للدلالة على ذلك.

مثال:

CMP BX, CX

الحالة 1 : CF = 1, ZF = 0 ← BX < CX

الحالة 2 : CF = 0, ZF = 0 ← BX > CX

الحالة 3 : CF = 0, ZF = 1 ← BX = CX

### 2-1-2 رأية التثبيت

تُستخدم رأية التثبيت Parity للدلالة على أن الكلمة الثنائية عدداً زوجياً أو فردياً من القيمة '1'. فإذا كان لها عدد زوجي، وصفت تلك الكلمة بأنها زوجية، وإلا فهي فردية. وفي المعالج 8086، تُرفع رأية التثبيت إذا كانت الثمانية الدنيا للوجهة زوجية. وربما كان الاستخدام الأكثر شيوعاً لهذه الرأية هو التحقق من سلامة وصول المعلومات عند إرسالها من حاسوب إلى آخر عبر الخطوط الهاتفية مثلاً.

### 3-1-2 رأية الحمل المساعد

رأية الحمل المساعد Auxiliary Carry BC<sub>D</sub>. وهي تُرفع عندما يكون مجموع الخانات الأربع الدنيا لثمانية مع الخانات الأربع الدنيا لثمانية أخرى أكبر من أربع خانات. وهي تُرفع أيضاً عند إجراء الطرح بين ثمانيتين، وعندما يكون حاصل طرح الخانات الأربع الدنيا لثمانيتين أكبر من أربع خانات. تدل إذن رأية الحمل المساعد في هذه الحالة على ضرورة الاستعارة. وتُستخدم هذه الرأية في تعليمات DAS، DAA فقط.

### 4-1-2 رأية الصفر

تُرفع رأية الصفر Zero عندما يكون ناتج العملية الحسابية أو المنطقية صفرأ. فمثلاً، عند طرح عددين متساوين توضع هذه الرأية على '1'. وعند إجراء عملية AND المنطقية بين عددين وتكون النتيجة صفرأ، تصبح هذه الرأية واحدأ. وإضافة إلى تأثيرها بتعليمات الجمع والطرح، والتعليمات المنطقية، فإن هذه الرأية تتأثر بتعليمات المقارنة. فإذا أصبحت الرأية مساوية للواحد بعد تنفيذ تعليمات المقارنة، فهذا يدل على تساوي العددين.

وهناك تعليمة أخرى تؤثر في رأية الصفر وهي DEC (الإنقصاص). وهذه التعليمة تنقص واحداً من العدد المحدد بالوجهة (سجل من المعالج

أو موقع في الذاكرة). وإذا أصبح هذا العدد صفرًا بعد الإنقاذه رُفعت رأية الصفر. وعلى سبيل المثال، لنفترض أننا نريد تكرار مجموعة مهام 9 مرات. فلإجراء ذلك، نشحن القيمة 09h في سجل ما، ثم ننفذ مجموعة المهام. ننقص بعد ذلك السجل، ونفحص رأية الصفر لعرفة وصول السجل إلى القيمة 0. فإن لم تكن الرأية مرفوعة، فإننا نكرر تنفيذ المهام من جديد، وإلا فنتوقف عن التنفيذ.

وبالطريقة ذاتها، تؤثر تعليمات INC في رأية الصفر، فعندما تزاح ثمانية أو كلمة مؤلفة من 16 خانة وتصبح النتيجة صفرًا، فإن رأية الصفر تُرفع.

#### 5- رأية الإشارة

تُمثل الأعداد الموجبة والسلبية في المعالج 8086 بطريقة الإتمام إلى العدد 2. ووفق هذه الطريقة، تدل الخانة العليا في الكلمة أو الثمانية على إشارة العدد، فإن احتوت صفرًا كان العدد موجباً، وإن احتوت واحداً كان العدد سالباً. وتكون رأية الإشارة Sign، بعد تعليمات حسابية أو منطقية، نسخة من الخانة العليا. ومن ثم، فإذا كانت معدومة فالناتج موجب، وإذا كانت مساوية للواحد فالناتج سالب.

وتسمح هذه الرأية أيضاً بمعرفة تغيير إشارة عدد ما. فمثلاً، يؤدي إنقاذه عدد مساوي للصفر إلى القيمة FFh. ولما كانت الخانة الأعلى في هذا العدد قد أصبحت واحداً، فإن رأية الإشارة تُرفع.

#### 6- رأية الفائض

ترفع رأية الفائض Overflow عندما يفيض ناتج تعليمات حسابية (ذات إشارة) عن 16 خانة (أو عن 8 خانات إذا كانت التعليمية تتتعامل مع ثمانيات). فمثلاً، عند جمع العدد التالي (ذي الإشارة والرمز على 8 خانات):  $(+117)_{10} + (0111\ 0101)_{10} = (+55)_{10}$ ، والعدد  $(+55)_{10} = 0011\ 0111$  نجد  $(+172)_{10} = 1010\ 1100$  وهي نتيجة صحيحة ولكنها لا ترمز على

الخانات السبع المتاحة لترميز عدد ذي إشارة. ففي حالة ثمانية ذات إشارة، تدل الخانة العليا المساوية للواحد على عدد سالب. ولذا تُرفع هنا رأية الفائض للدلاله على أن النتيجة قد فاضت وتدخلت مع خانة الإشارة.

## 2-2 تعليمات القفز اللامشروط

تُستخدم هذه التعليمات لإجبار المعالج على جلب تعليمات من مكان جديد في الذاكرة. ونذكر هنا أن المعالج 8086 يولد العنوان الحقيقي (على 20 خانة) لتعليمية ما بجمع الانزياح، المخزن في مؤشر التعليمات، إلى القاعدة المخزن في سجل قطاع البرنامج (CS). تغير إذن تعليمات القفز العدد المخزن في سجل مؤشر التعليمات، وهي تغير أحياناً في سجل القطاع. ويقصد بالقفز اللامشروط أن المعالج سيقفز حتماً، عند تنفيذه لهذه التعليمية، إلى المكان المحدد دون أن يفحص أي شرط.

لتعليمية JMP خمسة أنواع مختلفة نذكرها تباعاً.

### 2-2-1 القفز القريب

يؤدي القفز القريب Near Jump إلى جلب تعليمية من أي موقع في قطاع البرنامج الحالي. يسمى مثل هذا القفز أيضاً «القفز داخل القطاع». وللحصول على العنوان الجديد، يجمع المعالج الانزياح المحتوى بهذه التعليمية (والرمز على 16 خانة مع إشارة) إلى سجل مؤشر التعليمات. ويدل الانزياح ذو الإشارة المرمز على 16 خانة على أن القفز قد يحدث إلى أي موقع يبعد بـ +32767 أو -32768 عن الموقع الحالي. ويدل الانزياح الموجب على القفز الأمامي في البرنامج، أما الانزياح السالب فهو يدل على القفز الخلفي.

## 2-2 القفز القريب القصير

وهي حالة خاصة من القفز القريب، ولكن الانزياح فيها مرّمز على 8 خانات مع إشارة. ولذا، فالقفز يكون إلى موقع لا يبعد أكثر من  $+128$  أو  $-128$  عن الموقع الحالي. ومنه الاسم: القفز القريب القصير .Short Near Jump

## 2-3 القفز القريب غير المباشر

في القفز القريب غير المباشر Indirect Near Jump ، يستبدل بمحبّى مؤشر التعليمات قيمة مخزنّة في سجل ذي 16 خانة، أو في مواقع متتاليين من الذاكرة. وتعدّ هذه التعليمات أيضًا من القفز القريب، لأنها لا تغيّر عنوان القاعدة.

## 2-4 القفز البعيد

تسمح تعليمات القفز البعيد Far Jump بالقفز إلى قطاع برنامج آخر، وهذا ما يسمى أيضًا «القفز بين القطاعات» Inter-segment jump . وإجراء ذلك، تغير هذه التعليمات محتوى مؤشر التعليمات وقطاع البرنامج معاً. وتحتوي التعليمات في ثمانينتها الثانية والثالثة على الانزياح الجديد الذي يشحن في مؤشر التعليمات، وتحتوي في ثمانينتها الرابعة والخامسة على قيمة قطاع البرنامج الجديد.

## 2-5 القفز البعيد غير المباشر

تؤثر تعليمات القفز البعيد غير المباشر Indirect Far Jump في مؤشر التعليمات وقطاع البرنامج معاً، ولكن القيمة الجديدة تؤخذ من أربعة مواقع متتالية في الذاكرة. فالموقعان الأوليان يحددان الانزياح الذي يشحن في مؤشر التعليمات IP، ويحدد الموقعيان التاليان القيمة التي تُشحن في سجل قطاع البرنامج. وتشير التعليمات إلى عنوان الموقع الأول فقط من هذه المواقع.

مثال توضيحي:

|                                    | <u>Address</u> |
|------------------------------------|----------------|
| Back: ADD AL, 03h ; add 3 to Total | 0000           |
| NOP                                | 0002           |
| NOP                                | 3              |
| NOP                                | 4              |
| JMP Back                           | 5              |
| NOP                                | 6              |
| NOP                                | 7              |

في هذا المثال، تكرر مجموعة التعليمات NOP عدداً لانهائياً من المرات. وتشير المصطلحة Back إلى العنوان الذي نريد العودة إليه في كل مرة. فعندما يصادف المجمع تعليمة القفز، يبحث عن السطر ذي المصطلحة Back، ويحسب انزياح ذلك السطر عن تعليمة القفز. وتلاحظ أيضاً أن التعليمات المكتوبة بعد تعليمة القفز لن تُنفذ أبداً، لأن القفز إلى السطر Back قفز غير مشروط، وعندما يدخل المعالج في هذه الحلقة (Back-JMP) فلن يستطيع الخروج منها.

تختار تعليمة القفز المناسبة بحسب قيمة الانزياح، فإذا كان الانزياح قابلاً للترميز على 4 bits. يمكن استخدام القفز القريب القصير، وإلا فيمكن استخدام القفز القريب.

لنحسب في حالة مثالنا السابق قيمة الانزياح اللازمة: عنوان السطر Back هو 0h، وعنوان تعليمة القفز هو 6h، ولكن بعد أن ينفذ المعالج تعليمة القفز، فإن مؤشر التعليمات IP يكون مساوياً لـ 8h. فلكي يعود المؤشر إلى Back يجب إضافة انزياح قدره -8h، ومن ثم يكتب الانزياح السالب بالإتمام إلى 2 كما يلي:  
 $F8h = [1111\ 1000]$

### ملاحظة:

ينبغي، لحساب الانزياح، أخذ العنوان الذي يؤشر السجل IP عليه بعد تنفيذ تعليمـة JMP في الحـسبان، لا عنوان تلك التعلـيمـة فحسب.

## 3-2 تعليمـات القـفز المـشـروـط

كما ألمـعنا سابـقاً، يتمـيز الحـاسـوب بـقدرـته على اختيار أحد مـسـارـين تـبعـاً لـتحقـق شـرـط معـيـن. ويـوجـد في المعـالـج 8086 سـت رـايـات مشـروـطة تـسـتـخدـم في تعـليمـات القـفز المشـروـط.

نـلاحظ من لـائـحة تعـليمـات المعـالـج 8086 أنـ هـنـاك تعـليمـات خـاصـة لـعـالـجة الأـعـدـاد ذات الإـشارـة، وأـخـرى مـخـصـصة بـالأـعـدـاد بلا إـشارـة. فـمـثـلاً، العـدـد بلا إـشارـة 1100 0110 أـكـبـر من العـدـد 1001 0011، فيـ حين أنـ العـدـد ذات الإـشارـة 1100 0110 أـصـفـر من العـدـد 00111001.

وـتـسـمى تعـليمـات القـفز التي تـفـحـص إـحدـى الرـايـات المشـروـطة بـتعـليمـات القـفز المشـروـط، لأنـها تـدفع المعـالـج إـلـى القـفز عـند تـحقـق شـرـط ما، وـإـلـا فـإنـ المعـالـج يـتـابـع تنـفـيـذ التعـليمـات تنـفـيـذاً متـسلـسـلاً.

### مثال:

JC SAVE

إـذا كانـت رـايـة الـحمل مـرفـوعـة، فـالـمعـالـج يـقـفـز إـلـى السـطـر ذـي اللـاصـقة SAVE، وـإـلـا فـإـنه يـنـفـذ التـعـليمـة التـي تـلـي القـفز مـباـشـة.

تـعدـ جـمـيع تعـليمـات القـفز المشـروـط من نـمـط القـفز الـقـرـيب والـقـصـير. ولـذا، يـجـب أنـ تـقـع الـوـجهـة ضـمـن قـطـاع البرـنـامـج ذاتـه، وـأن تكون مـسـافـة القـفز مـحـصـورـة بـيـن 128 وـ127 ثـمـانـيـة.

فيـ أيـ بـرـنـامـج مـكـتـوب بلـغـة المـجـمـعـ، تـسـبـق التـعـليمـات الحـاسـابـية وـالـلـنـطـقـية وـتعـليمـات المـقارـنة عـادـةً تعـليمـات القـفز المشـروـط.

مثال:

```
CMP BL, DH  
JAE Heater_off  
MOV AX, 0h
```

تقارن تعليمة CMP بين محتوى السجلين BL و DH، وتؤثر في راية الحمل ورایة الصفر تبعاً لنتيجة المقارنة. أما تعليمة JAE - التي تعني اقفز إذا كانت نتيجة المقارنة السابقة أكبر أو تساويـ فـهي تدفع المعالج إلى القفز إلى السطر ذي اللصاقة Heater\_off إذا كان محتوى BL أكبر أو مساوياً لمحتوى DH. وفي حال عدم تحقق الشرط، يتبع المعالج تنفيذ التعليمة التالية وهي MOV.

### 3 الحلقات

ثمة بني مختلفة من الحلقات Loops، نعرضها فيما يلي.

#### 1-3 حلقة "مادام - افعل"

لبنية "مادام - افعل" While - Do الصيغة التالية:

مادام الشرط محققاً افعل

ـ تعليمة 1:

ـ تعليمة 2:

...

ففي هذه البنية يُفحص الشرط قبل تنفيذ أي مهمة من المهام.

#### مثال توضيحي:

1 تعريف المسألة وكتابة الخوارزمية:

لنفترض أننا، في مسألة تحكم في عملية كيميائية، نريد أن نجعل درجة حرارة المحلول متساوية لـ  $100^{\circ}\text{C}$  قبل البدء بالعمل. فإذا

كانت درجة حرارة المحلول أقل من  $100^{\circ}\text{C}$ ، ينبغي تشغيل المسخن للوصول إلى درجة الحرارة  $100^{\circ}\text{C}$ ، وإذا كانت درجة حرارة المحلول أكبر أو تساوي  $100^{\circ}\text{C}$ ، فلنستطع عندئذ الانتقال إلى خطوة أخرى في العملية الكيميائية. يمكن في هذه المسألة استخدام بنية "مادام - افعل"، لأنها تفحص الشرط قبل تنفيذ أي مهمة. يظهر الشكل 1 المخطط التدفقي لهذه الخوارزمية.


تهدف المرحلة الأولى في الخوارزمية إلى قراءة درجة حرارة المحلول. تقارن هذه القيمة فيما بعد بالقيمة  $100^{\circ}\text{C}$ ، فإذا كانت درجة حرارة المحلول مساوية أو أكبر من  $100^{\circ}\text{C}$  فلن ينفذ المعالج تعليمات هذه البنية، وسينتقل إلى التعليمية التالية وهي إيقاف المسخن، وإلا فإنه سيشغل المسخن ويعود إلى قراءة درجة الحرارة ومقارنتها من جديد. لن يخرج المعالج من الحلقة إلا إذا أصبحت درجة الحرارة مساوية أو أكبر من  $100^{\circ}\text{C}$ .

## 2 تنفيذ الخوارزمية:

نفترض أن محس الحرارة موصول إلى المعبر ذي العنوان FFF8h وأن المسخن موصول إلى المعبر FFFFAh، ونفترض أن تشغيل المسخن يقتضي كتابة القيمة '1' إلى هذا المعبر.

يكتب البرنامج كما يلي:

|             |   |
|-------------|---|
| Temp_In:    | MOV DX, 0FFF8h ; read temperature<br>IN AL, DX<br>CMP AL, 100 ; compare with $100^{\circ}\text{C}$<br>JAE Heater_off<br>MOV AL, 80h ; load code to turn heater on<br>MOV DX, FFFFAh ; point to output port<br>OUT DX, AL<br>JMP Temp_In |
| Heater_off: | MOV AL, 0h ; load code to turn heater off<br>MOV DX, FFFFAh ; point to output port<br>OUT DX, AL ; turn heater off  |



الشكل 1: المخطط التدفقى للتحكم في درجة حرارة محلول.

نلاحظ في المثال السابق استخدام تعليمات JAE بعد تعليمات CMP فمماذا يحدث لو استخدمنا التعليمات JE بدلاً منها، وجرت المقارنة بالقيمة  $101^{\circ}\text{C}$  بدلاً من  $100^{\circ}\text{C}$

لنفترض، عند اختبار هذا الشرط للمرة الأولى، أن الحرارة لم تكن  $100^{\circ}\text{C}$ . ومن ثم، فالمعالج سيشفل المسخن ولن يخرج في هذه الحالة من الحلقة إلى أن ين歇ر المسخن !

في المثال السابق، استخدمت تعليمة JAE لتحقيق البنية "مادام - افعل"، ولكن يجدر التنبئ إلى أن جميع تعليمات القفز المشروط تعانى مشكلة مهمة؛ وهي أنها ذات عنونة قصيرة. وكلمة أخرى، يجب أن تنحصر مسافة القفز بين  $+127$  أو  $-128$  ثمانية بالنسبة إلى الموقع الحالى. فإذا افترضنا في مثالنا السابق أن السطر ذا المصاقة Heater\_off يبعد مسافة 220 ثمانية عن تعليمة القفز، فعندئذ ينبعي تعديل البرنامج لحل هذه المشكلة. ويمكن لذلك استخدام تعليمة JB (اقفز إذا أدنى) كما يلى:

```

Temp_In:    MOV DX, 0FFF8h
             IN AL, DX
             CMP AL, 100
             JB Heater_on
             JMP Heater_off
Heater_on:   MOV AL, 80h
             MOV DX, FFFAh
             OUT DX, AL
             JMP Temp_In
Heater_off:  MOV AL, 0h
             MOV DX, FFFAh
             OUT DX, AL

```

فعندئذ يقفز المعالج إلى السطر «البعيد» Heater\_off بالتعليق اللامشروطه JMP، في حين يقفز إلى السطر «القريب» Heater\_on بالتعليق المشروطة JB.

## 2-3 حلقة "كرر - إلى أن"

لبنية "كرر - إلى أن" Repeat - Until الصيغة التالية:

كرر

تعليمية 1:

تعليمية 2:

...

إلى أن يتحقق شرط ما:

السمة الرئيسية لهذه البنية هي تنفيذ التعليمات مرة واحدة قبل فحص الشرط، خلافاً لبنيّة "مادام - افعل" التي تختبر الشرط قبل تنفيذ أي تعليمية.

### مثال توضيحي:

#### 1 تعريف المسألة وكتابة الخوارزمية:

نريد في نظام حاسوبي ما أن نقرأ ثمانية من معبر معين P1 لمعرفة أن المعلومات الموجودة على المعبر الآخر P2 صالحة للقراءة. وبمعنى آخر، الكلمة الموجودة على المعبر P2 ليست ذات معنى ما لم ترد خانة الصلاحية STROBE المقروءة من المعبر P1. ولذلك، فإننا نريد انتظار خانة الصلاحية لتكون مساوية للواحد وعندها نقرأ المعلومات. يوضح الشكل 2 الخوارزمية الازمة لهذه العملية.


#### 2 كتابة البرنامج:

لنفترض أن عنوان المعبر P1 هو FFF9h، وعنوان المعبر P2 هو .FFF8h

```

MOV DX, FFF9h ; DX points to P1
Look_again: IN AL, AX
    AND AL, 01 ; mask extra bits and set flags
    JZ Look_again ; if STROBE is low, keep looking
    MOV DX, FFF8h ; DX points to P2(data port)
    IN AL, DX ; read P2

```



الشكل 2: خوارزمية قراءة المعلومات من معبر.

نلاحظ من البرنامج السابق أننا نقرأ أولاً قيمة خانة الصلاحية من المعبر P1. ولما كنا لانهتم إلا بالخانة ذات الوزن الأدنى LSB من

الكلمة المقروءة، فإننا نعزل هذه الخانة بإجراء عملية AND المنطقية مع القيمة الثابته 1h. وتكون نتيجة هذه التعليمية '1' إذا كانت خانة الصلاحية تساوي '1'، وإلا فإنها تكون صفرأ، وفي هذه الحالة تُرفع راية الصفر ZF في المعالج. ثم نفحص راية الصفر بواسطة تعليمية القفز المشروط JE، ونقفز في حال كونها مساوية للواحد إلى السطر ذي اللصاقة Look\_again، حيث نكرر عملية القراءة من جديد.

هناك طريقة أخرى لاختبار، باستخدام تعليمية TEST التي تقوم بإجراء عملية AND المنطقية بين الثمانية المحددة بالمصدر والوجهة، وتوثّر في راية الصفر دون تخزين النتيجة في الوجهة.

وهناك طريقة ثالثة أيضاً لاختبار الخانة الدنيا LSB من الكلمة المقروءة، وذلك بتدويرها يميناً عبر الحمل بالتعليمية ROR. عندئذٍ يجب استخدام تعليمية قفز مشروط لفحص راية الحمل كما يلي:

```
Look_again: IN AL, DX
          ROR AL, 1      ; rotate LSB into Carry
          JNC Look_again
```

### 3-3 حلقة "من أجل - افعل"

ثمة بنية مشتقة من "مادام - افعل"، ومستخدمة في لغة المجمع، وهي "من أجل - افعل" Do - For. لهذه البنية الصيغة التالية:  
من أجل العدد = 1 إلى العدد = n افعل

تعليمية 1:

تعليمية 2:

...

وتُنفذ هذه البنية بشحن قيمة العدد n داخل سجل من سجلات المعالج، ثم إنقاشه في كل مرة إلى أن يبلغ الصفر، فنخرج عندئذٍ من الحلقة.

مثال توضيحي:1. تعريف المسألة وكتابة الخوارزمية:

نريد قراءة ثمان قيم مخزنة في الذاكرة، وهي تمثل أسعار الكلفة لبعض المنتجات. ونريد الحصول على أسعار مبيعها التي نحصل عليها بالإضافة ثابت قدره 7. ولهذا، يجب إضافة هذا العدد إلى القيمة المقررة ثم تخزين القيم الناتجة في الذاكرة (انظر الشكل 3).


2. كتابة البرنامج:

تصاغ الخوارزمية السابقة بلغة المجمع كما يلي:

```

MOV AX, Source_data
MOV DS, AX
LEA BX, Prices      ; Initialize Data Segment and pointer
MOV CX, 08h          ; Initialize Counter
Do_next: MOV AL, [BX]
            ADD AL, 07h
            MOV [BX], AL
            INX BX
            DEC CX
            JNZ Do_next
    
```

في هذا البرنامج، نهيئ أولاً سجل مؤشر قطاع المعطيات DS، ثم نشحن انزياح العنوان Prices في السجل BX، كما نشحن السجل CX بالقيمة 08h لأنّه سيؤدي دور العداد في حلقة "من أجل-افعل". يُشحن بعد ذلك السجل AL بالقيمة التي يؤشر عليه السجل BX، وتُجمع هذه القيمة المقررة إلى العدد 7، ثم تخزن في المكان ذاته بواسطة السجل BX. وأخيراً ينقص العداد بمقدار 1 للدلالة على إنجاز حلقة في البنية "من أجل-افعل". ثم تُفحص رأية الصفر، فإن لم تكن مرفوعة فهذا يعني أنه ما زال هناك بعض القيم الواجب معالجتها في الذاكرة.



الشكل 3: المخطط التدفقى لخوارزمية تحديد أسعارات البيع.

### 4-3 تعليمات الحلقة

يمكن استخدام تعليمات الحلقة LOOP<sup>1</sup> في تكوين حلقات في البرنامج، فهي تتميز بإيقاف السجل CX في كل مرة وفحص قيمته (وفي بعض الأحيان تفحص رأية الصفر). فإذا كانت قيمة معدومة، فيقرر المعالج القفز إلى اللصاقة المحددة في التعليمية. ولما كان القفز هنا من النوع القصير، وجب أن تدل اللصاقة على عنوان لا يبعد أكثر من 128- أو +127+ ثمانية عن التعليمية.

يمكن أيضاً استخدام تعليمات JCXZ، التي تختبر قيمة السجل CX فإذا كانت معدومة قفز المعالج إلى اللصاقة المحددة بالتعليمية.

### 5-3 تطبيقان شهيران

#### 1-5-3 حلقات التأخير

يُراد في بعض التطبيقات تأخير البرنامج مدة معينة من الزمن. أي إن المبرمج يرغب في تنفيذ حلقة تأخير مدة محددة. يمكن إجراء ذلك عن طريق إدراج حلقات تأخير Delay Loops في متن البرنامج. ولذلك، لابد من معرفة تردد الهزاز الخارجي الذي يحكم عمل المعالج (أو ما يسمى ساعة العمل)، وحساب زمن تنفيذ التعليمات المعطى من المصنّع. فكل تعليمية زمن تنفيذ محدد يُقدر بأدوار الساعة. فمثلاً يحتاج تنفيذ تعليمية MOV إلى نقل محتوى سجل إلى آخر إلى دورتين ساعتين. أما تعليمية JNZ فتحتاج إلى 16 دور ساعتين في حال تحقق الشرط والقفز، وإلا فهي تحتاج إلى أربعة أدوار ساعتين.

إذا كانت الساعة الخارجية (تردد الهزاز) مساوية لـ 5MHz فإن دور الساعة يساوي:

$$1/5\text{MHz} = 0.2\mu\text{s}$$

وبناء عليه، ينبغي لنا، إذا أردنا تحقيق حلقة تأخير، أن ننفذ

<sup>1</sup> انظر هذه التعليمات في مجموعة تعليمات المعالج 8086 (الملحق الرابع).

مجموعة تعليمات تنفيذ متكرراً إلى أن يمضي الوقت اللازم للتأخير.

لنأخذ مثلاً البرنامج التالي:

| <u>عدد الأدوار اللازمة للتنفيذ</u> |                |      |      |
|------------------------------------|----------------|------|------|
| Kill_Time:                         | MOV CX, N      | (T0) | 4    |
|                                    | NOP            | (T1) | 3    |
|                                    | NOP            | (T2) | 3    |
|                                    | LOOP Kill_Time | (T3) | 17/5 |

ولنحسب زمن تنفيذ هذه الحلقة :  $T_{all}$

$$T_{all} = T0 + N(T1+T2+T3) - 12$$

$$T_{all} = 4 + N(3+3+17) - 12$$

يُنفذ السطر الأول مرة واحدة، في حين يُنفذ السطر الثاني والثالث والرابع N مرة. ولكن في المرة الأخيرة، يكون محتوى السجل CX مساوياً للصفر، ومن ثم يكون زمن تنفيذ السطر الأخير أقل بـ 12 دورة. ولذا، ينبغي طرح القيمة 12 من الزمن الكلي. فإذا علمنا أن دور الساعة هو  $0.2\mu s$  (لأن التردد الخارجي  $5MHz$ )، وأن زمن التأخير المراد تحقيقه هو  $5ms$  (أي  $5000\mu s$ )، فإننا نستطيع حساب N:

$$5000 = (23N - 8)$$

$$N = \frac{5000-8}{23} = 217 = 0D9h$$

وهكذا تكون قد حصلنا على القيمة الابتدائية N الواجب شحنها في السجل CX لتحقيق حلقة تأخير قدرها  $5ms$ .  
ويمكن، إن لم نستطع الحصول على زمن التأخير الكافي من حلقة واحدة، وضع حلقتين متداخلتين Nested Loops كما يلي:

```

MOV BX, count1
LOOP1: MOV CX, count2
LOOP2: LOOP LOOP2
        DEC BX
        JNZ LOOP1

```

فالبداً هو تكرار عملية شحن القيمة count2 في السجل CX، ثم إننا نقص هذا السجل حتى الصفر عددًا من المرات قدره count1. ويعطى بذلك الزمن الكلي بجاء القيمة count1 بزمن تنفيذ التعليمات الأربع الأخيرة، مضافاً إليه العدد أربعة (وهو زمن السطر الأول). ويمكن لتحديد القيمة الابتدائية اختيار قيمة count2 مساوية FFFFh، وحساب قيمة count1 للحصول على التأخير اللازم.

### 2-5-3 نقل سلسلة محارف

يمكن أيضاً تنفيذ الحلقة "كرر-إلى أن" باستخدام تعليمات سلسل المحارف. وهذه التعليمات مفيدة في برمجيات معالجة النصوص، مثلاً، إذ نحتاج غالباً إلى نقل جملة (مجموعة محارف) من مكان إلى آخر، أو إلى البحث في نص معين عن كلمة ما.  
لنفترض أن لدينا سلسلة محارف في موقع متتالية من الذاكرة، انطلاقاً من الانزياح 2000h في قطاع المعطيات. ولننقل هذه السلسلة إلى الواقع التي تبدأ بالانزياح 2400h.

عندما نبحث عن طريقة تنفيذ هذه العملية بلغة المجمع، يتبرد إلى الذهن أننا نحتاج إلى مؤشر على السلسلة المصدر لمتابعة المحرف المراد نقله، وإلى مؤشر على السلسلة الوجهة لحفظ موقع كتيبة المحرف. ولذلك يُستخدم السجل SI للتأشير على المصدر والسجل DI للتأشير على الوجهة، كما نحتاج إلى عداد للمحارف ونستخدم لذلك السجل CX.

يمكن إذن ترميز هذا البرنامج كما يلي:

كرر

انقل ثمانية من المصدر إلى الوجهة:

زد مؤشر المصدر SI:

زد مؤشر الوجهة DI:

أنقص العداد CX:

إلى أن يصبح العداد = 0:

ويكتب البرنامج بلغة المجمع كما يلي:

```
MOV AX, 0h  
MOV DS, AX  
MOV ES, AX      ; Initialize ES  
MOV SI, 2000h   ; Initialize SI  
MOV DI, 2400h   ; Initialize DI  
MOV CX, 80h     ; number of bytes in a string  
CLD  
REP MOVSB
```

تقوم تعليمة MOVSB بنقل حرف من السلسلة المصدر المؤشر إليها بـ SI إلى السلسلة الوجهة المؤشر عليها بـ DI. وتزيد هذه التعليمة آلياً قيمة المؤشرين SI و DI، وهذا ما يفسر وجود التعليمة CLDمحو رأية الاتجاه. وتدل التعليمة REP على تكرار العملية حتى يصبح محتوى السجل CX معدوماً.

## 4 الشروط

ثمة بني شرطية مختلفة Conditions، نعرضها فيما يلي.

1-4 الشرط "إذا كان - افعل" If - Then  
للبنية الشرطية القاعدية "إذا كان - افعل" If - Then الصيغة  
التالية:

إذا كان الشرط محققاً افعل

تعليمية 1:

تعليمية 2:

...

يمكن تنفيذ هذه البنية بسهولة بواسطة تعليمية القفز المشروط،  
وفي بعض الحالات لابد من وضع تعليمية للتأثير في الريات.

مثال:

```
CMP AX, BX
JE There
NOP
NOP
NOP
There: MOV CL, 07h
```

في هذا المثال، تُقارن قيمتا السجلين BX و AX للتأثير في الريات المشروطة. فإذا رُفعت راية الصفر بعد المقارنة فهذا يدل على أن AX يساوي BX، ويقفز البرنامج إلى السطر ذي اللصافة There، وإلا فإنه ينفذ ثلاثة تعليمات NOP قبل أن ينتقل إلى السطر There. ولكن في هذا المثال مشكلة، وهي في حال كون عدد التعليمات كبيراً جداً فإن القفز القريب لن يفي بالغرض (وقد نوقشت هذه المشكلة سابقاً).

ولهذا يُفضل الحل التالي الذي يستخدم تعليمة القفز اللا مشروط JNE، إضافة إلى تعليمة القفز المشروط JMP.

CMP AX, BX  
JNE Fix  
JMP There  
Fix: NOP  
NOP  
NOP  
There: MOV CL, 04h

نلاحظ مما سبق أن هذه البنية مشابهة للبنية "مادام - افعل" و "كرر - إلى أن".

2-4 البنية الشرطية "إذا كان - افعل - وإلا" للبنية الشرطية "إذا كان - افعل - وإلا" If- Then - Else الصيغة التالية:

إذا كان الشرط محققاً افعل

تعليق 1:

تعليق 2:

...

وإلا

تعليق 3:


تعليق 4:

...

وتُنفذ هذه البنية باستخدام تعليمات القفز المشروط واللامشروع، كما يبين ذلك المثال التالي.

مثال توضيحي:

لنفترض أن لدينا معملاً مؤتمتاً، نريد فيه قراءة محس حرارة و إضاءة المصباح الأخضر إذا كانت درجة الحرارة أكبر من  $30^{\circ}\text{C}$  ، وإضاءة المصباح الأصفر إذا كانت الحرارة دون  $30^{\circ}\text{C}$  . يوضح الشكل 4 الخوارزمية المطلوبة.



الشكل 4: التحكم في درجة حرارة مصنع.

الخوارزمية:

اقرأ المحس:

إذا كانت درجة الحرارة أكبر من 30 افعل

اضئ المصباح الأخضر:

وإلا

اضئ المصباح الأصفر:

البرنامج:

يمكن كتابة البرنامج بلغة المجمع كما يلي:

```
MOV DX, FFF8h  
IN AL, DX  
CMP AL, 30  
JB Yellow  
JMP Green
```

Yellow:

```
MOV AL, 01h  
MOV DX, FFFAh  
OUT DX, AL  
JMP Exit
```

Green:

```
MOV AL, 02h  
MOV DX, 0FFFFAh  
OUT DX, AL
```

Exit:

...

3-4 البنية الشرطية "إذا كان - افعل - وإلا" المتعددة

لهذه البنية الصيغة التالية:

إذا كان الشرط 1 محققاً فاعل

تعليمية 1:

تعليمية 2:

...

وإلا إذا كان الشرط 2 محققاً فاعل

تعليمية 3:

تعليمية 4:

...

وإلا

تعليمية 5:


تعليمية 6:

...

تسمح هذه البنية باختيار مهمة من مجموعة مهام ممكنة، بناء على قيمة بعض المتحولات المقررة، أو على قيمة مدخلة من المستثمر مثلاً، وتُنفذ باستخدام تعليمات القفز المشروط واللامشروع. نأخذ للتوضيح ذلك المثال التالي.

مثال:

لنعد ثانيةً إلى المصنع المؤتمت، ولنفترض أن فيه ثلاثة مصابيح: أحمر وأخضر وأصفر. يُضيء المصباح الأحمر إذا كانت درجة الحرارة أكبر من  $40^{\circ}\text{C}$ . أما المصباح الأخضر فيُضيء إذا كانت درجة الحرارة بين  $30^{\circ}\text{C}$  و  $40^{\circ}\text{C}$ . ويُضيء المصباح الأصفر عندما تقل درجة الحرارة عن  $30^{\circ}\text{C}$ . تُعطى الخوارزمية بالشكل 5.



الشكل 5: التحكم في درجة حرارة مصنوع ذي ثلاثة مصابيح.

أما البرنامج بلغة المجمع فهو:

```

MOV DX, FFF8h ; point DX at input port
IN AL, DX      ; read temperature
MOV DX, FFFAh ; point DX to output port
CMP AL, 1Eh
JB Yellow
CMP AL, 28h
JB Green

```

Red:

```

MOV AL, 04h      ; temperature ≥ 40
OUT DX, AL       ; load code to light red lamp
JMP Exit

```

Yellow:

```

MOV AL, 01h      ; temperature ≤ 30
OUT DX, AL
JMP Exit

```

Green:

```

MOV AL, 02h      ; temperature ≥ 30 and temperature ≤ 40
OUT DX, AL

```

Exit:

...

نقرأ في هذا البرنامج قيمة المحس ثم نقارنها بالقيمة  $30^{\circ}\text{C}$ , فإذا كانت أصغر منها وجبت إضاءة المصباح الأصفر، وإلا فإننا نقارن ثانيةً بالقيمة  $40^{\circ}\text{C}$ , فإذا كانت أصغر منها وجبت إضاءة المصباح الأخضر، وإلا فيجب إضاءة المصباح الأحمر.

نفترض أن المصابيح موصولة إلى الخارج كما يلي:

- اللون الأحمر موصول إلى الخانة 2:
- اللون الأخضر موصول إلى الخانة 1:
- اللون الأصفر موصول إلى الخانة 0.

نذكر أخيراً أنه يمكن بالطريقة ذاتها تنفيذ بنية الانتقال المتعدد CASE، باستخدام تعليمات القفز المشروط واللامشروع.

## 5 التعليمات الموسعة

توجد طريقتان لمنع تكرار مجموعة من التعليمات عدداً كبيراً من المرات في البرنامج ذاته. تنص الطريقة الأولى على جمع هذه التعليمات في إجرائية Procedure (أو برنامج فرعي) مستقل (انظر الفقرة التالية)، ومن ثم طلب هذا البرنامج الفرعي بواسطة التعليمية CALL عند الحاجة إليه في البرنامج الرئيسي. إن الميزة الرئيسية لاستخدام الإجرائية، كما سنرى، هي أن الرموز الثنائية المقابلة لتعليمات الإجرائية ستُخزن في مكان واحد في الذاكرة. ولكن مثالب هذه الطريقة تكمن في الحاجة إلى المكدس، وفي الزمن الإضافي اللازم عند طلب الإجرائية وعند العودة منها، وهذا ما يؤدي إلى تقليل سرعة التنفيذ.

أما الطريقة الثانية المعتمدة للحيلولة دون تكرار التعليمات، فهي وضع تلك التعليمات في وحدات برمجية تسمى التعليمات الموسعة Macro. وهذه الطريقة مفيدة عندما يكون عدد التعليمات المكررة قليلاً، أو عندما لا يمكن جمعها في إجرائية ذات وظيفة محددة تماماً. فالتعليمية الموسعة إذن هي مجموعة من تعليمات المعالج التي تُعطى اسمًا في بداية البرنامج. ويمكن باستخدامها جعل البرنامج سهل القراءة.

وفي كل مرة تُطلب بها تعليمية موسعة خلال البرنامج الرئيسي، يقوم المجمع بحشر مجموعة التعليمات المكونة لها بدلاً من تعليمية الطلب. ومن ثم، يولد المجمع رموزاً ثنائية مقابلة لتعليمات التعليمية الموسعة في كل مكان تُطلب فيه. وهذا ما يُعرف بنشر التعليمات الموسعة Expanding. ومن جهة أخرى، لا تُعد طريقة التعليمات الموسعة طريقة اقتصادية في حجم الذاكرة. ولكن، لما كان المجمع يستبدل التعليمات المكونة للتعليمية الموسعة بتعليمية الطلب، فإن تنفيذها لا يحتاج إلى زمن إضافي عند الطلب أو العودة.

تختلف طريقة تعريف التعليمات الموسعة تبعاً لنوع المجمع المعتمد. وسنذكر هنا مثلاً يعتمد صيغة المجمع MASM المصنّع من شركة MICROSOFT.

مثال:

نود كتابة تعليمة موسعة تحفظ رايات المعالج وسجلاته في المكدس، وكتابة تعليمة موسعة أخرى تقوم باسترجاع هذه السجلات والرايات وفق الترتيب المناسب.

```
PUSH_ALL MACRO
    PUSHF
    PUSH AX
    PUSH BX
    PUSH CX
    PUSH DX
    PUSH BP
    PUSH SI
    PUSH DI
    PUSH DS
    PUSH ES
    PUSH SS
ENDM
```

تعرف العبارة PUSH\_ALL MACRO تعليمة موسعة اسمها PUSH\_ALL، وتدل على بداية تعريف التعليمة الموسعة، في حين تدل العبارة ENDM على نهاية التعليمة الموسعة. ويمكن الآن استخدام هذه التعليمة الموسعة في البرنامج كما يلي:

```
MOV BX, 20h
PUSH_ALL
MOV AX, 10h
```

عندما يصل المجمع إلى سطر التعليمة الموسعة، يستعيض عنها بالرموز الثنائية المقابلة للتعليمات المكونة لها.

يمكن بلغة المجمع كتابة تعليمات موسعة بحيث تقبل بعض المعاملات. وتُعين هذه المعاملات عند تعريف التعليمية الموسعة بأسماء رمزية. تُستخدم أسماء هذه المعاملات في التعليمات المكونة للتعليمية الموسعة. أما عند طلب التعليمية الموسعة، فيُستعاض عن أسماء المعاملات الرمزية بالقيم الحقيقية المراد تمرييرها. فتُنفذ التعليمات المكونة للتعليمية الموسعة بالاعتماد على تلك القيم.

لتأخذ المثال التالي على سبيل الإيضاح. نفترض أننا نريد كتابة تعليمية موسعة تنقل مجموعة من المحارف ASCII من مكان في الذاكرة إلى مكان آخر. ولإجراء ذلك، تُستعمل تعليمية MOVS التي تتطلب وضع المؤشر SI على السلسلة المصدر، والمؤشر DI على السلسلة الوجهة، ثم شحن السجل CX بعدد المحارف الواجب نقلها. تكتب إذن التعليمية الموسعة على النحو التالي:

```
MOVE_ASCII MACRO NUMBER, SOURCE, DESTINATION
    MOV CX, NUMBER      ; number of characters
    LEA SI, SOURCE
    LEA DI, DESTINATION
    REP MOVSB
ENDM
```

تمثل الأسماء الرمزية NUMBER, SOURCE, DESTINATION معاملات التعليمية الموسعة. و عند طلب التعليمية الموسعة في البرنامج، يُستعاض عن المعاملات بالقيم الفعلية. فمثلاً، إذا طلبت التعليمية على النحو الآتي:

```
MOVE_ASCII 03Dh, BlockStart, BlockEnd
```

فإن المتحول NUMBER يأخذ القيمة 3Dh، وتصبح قيمة المتحول DESTINATION العنوان BlockStart، وكذلك يأخذ المتحول SOURCE قيمة العنوان BlockEnd .

## 6 البرامج الفرعية والإجرائيات

عندما يكثُر ورود مجموعة من التعليمات في برنامج ما يصبح من الأفضل جمعها في وحدة واحدة تُسمى بـ **برنامجاً فرعياً** Subprogram. توفر البرنامج الفرعية للمبرمج عدة ميزات منها:

- الكتابة المضغوطة للبرنامج: أي تقليل حجم الملف المصدري، إذ يُستغنى عن مجموعة التعليمات المتكررة بـ **تعليمات واحدة** وهي طلب للبرنامج الفرعية.


- تنظيم البرنامج: يغدو البرنامج المكتوب أسهل قراءةً وفهمًا، وذلك لأن لكل برنامج فرعى وظيفة محددة تجعل متابعة مراحل البرنامج أمراً يسيراً.

- سهولة التطوير: يمكن عند كتابة البرنامج اختبار كل برنامج فرعى على حدة، والتوصق من أدائه، قبل مكاملته في البرنامج النهائي.

يُطلب البرنامج الفرعى بـ **تعليمات CALL** لتنفيذ مجموعة التعليمات التي يتضمنها. وتُسمى البرامج الفرعية، طبقاً لمصطلحات شركة INTEL، **إجراءات** Procedures.

وهناك ميزة أخرى لاستخدام الإجرائيات، وهي تسهيل اعتماد النهج التنازلي في حل مسائل البرمجة. ففي هذا النهج، تُعرف المسألة جيداً، ثم يُجزأ العمل الكلي في واحات أصغر، وتقسم بدورها إلى أجزاء أصغر فأصغر، إلى أن تصبح الخوارزمية جلية تماماً. يظهر الشكل 6 مثالاً على التمثيل التراتبي Hierarchical Representation.

يكمن المبدأ الرئيسي في تقسيم المسألة الضخمة إلى أجزاء سهلة التداول، تُكتب مستقلةً بعضها عن بعض وتخبر وحدتها. ثم تُجمع هذه الأجزاء المتناثرة في البرنامج الرئيسي، الذي ينحصر دوره عندئذٍ في طلب هذه الإجرائيات حين الحاجة إليها.




الشكل 6: مثال على التمثيل التراتبي.

ويضيف هذا النهج ميزة أخرى، وهي أن الشخص الذي يقرأ البرنامج يحصل على فكرة عامة عن مهام البرنامج، ثم يستطيع بعدها الغوص في تفاصيل كل برنامج جزئي على حدة.

#### 1-6 طريقة عمل البرامج الفرعية

تعمل الإجرائيات على النحو التالي: عندما يصادف المعالج تعليمة CALL في البرنامج الرئيسي، فإنه يشحن عنوان بداية الإجرائية في مؤشر التعليمات IP. وعندئذ، تكون التعليمة المنفذة هي أول تعليمة في الإجرائية. يستمر تنفيذ التعليمات إلى أن يصادف المعالج تعليمة RET التي تشير إلى نهاية الإجرائية، فتعود

عندما السيطرة إلى البرنامج الرئيسي. فينتقل المعالج إلى التعليمية التالية لتعليمية طلب الإجرائية CALL. وكما يظهر في الشكل 7، يمكن إجرائية ما أن تطلب إجرائية أخرى وهذا ما يُسمى الإجرائيات المتداخلة Nesting Procedures. وفي هذه الحالة، فإن تعليمية RET المصادفة في الإجرائية ذات المستوى الأدنى ستعيد السيطرة للإجرائية التي تعلوها مباشرةً، وهكذا...



الشكل 7: تنفيذ الإجرائيات في البرنامج.

والسؤال، هنا كيف يستطيع المعالج أن يعرف المكان الذي سيعود إليه بعد تعليمية RET؟ في الواقع، عند ما ينفذ المعالج تعليمية CALL فإنه يخزن عنوان التعليمية التالية في المكدس، وعندما ينفذ تعليمية RET في نهاية الإجرائية فإنه يستعيد ذلك العنوان من المكدس ويشحنها في مؤشر التعليميات IP.

#### 1-1-6 تعليمية طلب برنامج فرعى

لهذه التعليمية عملان: فهي تخزن أولاًً عنوان التعليمية التي تلي تعليمية Call في المكدس، وهو ما يسمى عنوان العودة، لأنه سيُشحن ثانيةً في مؤشر التعليميات عند الانتهاء من تنفيذ الإجرائية. وثانياً،

تغيير محتوى مؤشر التعليمات للقفز إلى عنوان الإجرائية المطلوب. وفي بعض الأحيان، تخزن تعليمات CALL في المكدس الانزياح ومحفوظ سجل القطاع عند القفز خارج القطاع الحالي. وفي تلك الحالة، فهي تشحن مؤشر التعليمات وقطاع التعليمات بالقيم المناسبة. يمكن أن نميز بين أربعة أنواع لتعليمات CALL، وذلك تبعاً لطريقة الحصول على عنوان بداية الإجرائية:

#### • تعليمات CALL القرية المباشرة:

نحصل على عنوان بداية الإجرائية بجمع الانزياح - ذي الإشارة- المحدد بالتعليمات (على 16 خانة) إلى مؤشر التعليمات IP.  
يمكن بهذه التعليمات طلب إجرائية تبعد مسافة تقع بين 32 768 و 32 767 + ثمانية عن الموقع الحالى.

#### • تعليمات CALL القريبة غير المباشرة:

يبقى المعالج في هذه الحالة أيضاً ضمن القطاع ذاته. ولكن  
يحصل على قيمة مؤشر التعليمات IP من سجل أو من موقعين  
متتاليين في الذاكرة.

#### • تعليمات CALL البعيدة المباشرة:

يخرج المعالج بهذه التعليمية إلى قطاع آخر بحثاً عن بداية الإجرائية. ولذا ينبغي تغيير مؤشر التعليمات IP وسجل قطاع البرنامج CS معاً. ويحصل المعالج على القيم الجديدة من التعليمية التي ستُرمز على 5 ثمانيات. فتدل الثمانية الثانية والثالثة على مؤشر التعليمات، وتحتوي الثمانية الرابعة الخامسة على قيمة سجل قطاع البرنامج الجديدة.

#### • تعليمات CALL البعيدة غير المباشرة:

في هذا النمط يغير المعالج القطاع الحالي. ولكنه يحصل على القيمة الجديدة من الذاكرة. فيدل أول موقعين على مؤشر التعليمات IP، في حين يحتوي الموقعان التاليان على قيمة سجل قطاع البرنامج الجديدة.

## 2-1-6 تعليةمة العودة من برنامج فرعى

كما ذكرنا سابقاً يعود المعالج من برنامج فرعى (أو إجرائية) بالتعليق RET. تسترجع هذه التعليمة القيم المخزنة في المكدس وتشحنها في مؤشر التعليمات IP وفي قطاع البرنامج CS. فإذا استخدمت تعليمة CALL من النوع القريب (داخل القطاع) فإن تعليمة RET تسترجع كلمة واحدة من المكدس (مرمزة على 16 خانة)، وتشحنها في مؤشر التعليمات IP. أما إذا كانت من النوع البعيد، فإن تعليمة RET تسترجع كلمتين من المكدس، إذ تشحن الكلمة الأولى في مؤشر التعليمات IP والثانية في قطاع البرنامج CS.

توجد إذن أربعة أنواع من تعليمة RET:

- تعليمة RET القريبة:

وهي تنسخ كلمة واحدة من المكدس (ذات 16 خانة) إلى مؤشر التعليمات IP.

- تعليمة RET القريبة مع انزياح:

وهي مثل سابقتها، ولكنها تجمع إلى مؤشر التعليمات قيمة ثابتة محددة بالتعليق.

- تعليمة RET البعيدة:

تنسخ كلمتين من المكدس إلى مؤشر التعليمات وسجل قطاع البرنامج.

- تعليمة RET البعيدة مع انزياح:

وهي مثل سابقتها ولكنها تضيف إلى مؤشر التعليمات قيمة ثابتة محددة بالتعليق.

## 2-6 استخدام المكدس في البرامج الفرعية

ذكرنا أن المكدس جزء من الذاكرة يُستخدم لتخزين عناوين العودة. كما يمكن الاستفادة منه، أثناء تنفيذ إجرائية ما، في تخزين محتوى السجلات المستخدمة في البرنامج الرئيسي. أما العمل

الثالث للمكدس فهو حفظ المعطيات أو العنوان المعالجة داخل إجرائية ما.

يدير المعالج 8086 المكدس بواسطة سجلين: سجل قطاع المكدس SS وسجل مؤشر المكدس SP. يستخدم هذان السجلان لتوليد العنوان الحقيقية لموقع موجودة ضمن المكدس. فالسجل SS يحوي الأوزان العليا لعنوان الموقع، في حين يحوي مؤشر المكدس انزياح الموقع بالنسبة إلى بداية قطاع المكدس. وفي كل الأحوال، فإن حجم القطاع لا يمكن أن يتتجاوز 64KBytes. ولذا، ينبغي عند استخدام المكدس في برنامج ما وضع قيمة ابتدائية مناسبة في هذين السجلين في بداية البرنامج.

عند التخزين في المكدس، نبدأ دوماً بالموقع ذي العنوان الأعلى، ثم ننزل متوجهين نحو الموقع ذي العنوان الأدنى. وهذا يعكس طريقة التخزين في الذاكرة، والتي نبدأ فيها بالعنوان الأدنى متوجهين نحو الأعلى. ولذلك، نحتاج دوماً إلى مؤشر نحو قمة المكدس نسميه Stack Top. يظهر الشكل 8 مثالاً على تنظيم المكدس في الذاكرة.

في هذا المثال، اختيار العنوان 70000h اعتباطاً ليكون بداية قطاع المكدس. واختير طول المكدس 40 كلمة (أي 80 ثمانية)، وألصقت اللصاقة StackTop بالعنوان 70050h، وهو العنوان الذي يلي نهاية المكدس. يوضح مقطع البرنامج التالي طريقة استهلال سجل المكدس.

```
MOV AX, StackHere
```


```
MOV SS, AX
```

```
LEA SP, StackTop
```

حيث StackTop و StackHere لصاقتان تشيران إلى سجل قطاع المكدس SS، وانزياح بداية المكدس SP على الترتيب.

ينبغي أن يُشحن قطاع المكدس خلال البرنامج، كما فعلنا سابقاً فيما يخص قطاع البرنامج والقطاع الإضافي، ولا يمكن إجراء الشحن مباشرةً، بل يجب المرور بأحد سجلات المعالج. ولذا، فقد شُحن

العنوان أولاً في السجل AX ثم نُقل إلى قطاع المكدس SS. كما شُحن انزياح اللصاقة StackTop في مؤشر المكدس بغرض الاستهلال.



الشكل 8: تنظيم المكدس في الذاكرة.

**3-6 الطلب القريب للإجراءات**  
سنعرض هنا مثلاً يوضح طريقة طلب إجرائية طلباً قريباً.

## ١ تعريف المسألة وكتابه الخوارزمية:

يمكن كتابة حلقات التأخير -كالمثال الذي عرض سابقاً- في صيغة إجرائيات تطلب من أي موقع في البرنامج. فلنكتب على سبيل المثال برنامجاً يقرأ 100 كلمة من معبر بفواصل زمني قدره 1ms بين الكلمة والأخرى، ثم يخزن الأوزان الدنيا فقط من هذه القيم في جدول في الذاكرة:

كرر

احصل على عينة من المعبر؛

اعزل الأوزان الدنيا؛

خزن في الجدول؛


انتظر 1ms؛

إلى أن يصبح عدد العينات = 100؛

يظهر الشكل 9 المخطط التدفقي المعتمد.

تتضخج إذن ضرورة وضع مؤشر على جدول التخزين، ووضع عداد للعينات المقرأة تُكتب فيها القيم الابتدائية في بداية البرنامج. نزيد، بعد قراءة كل عينة وتخزينها في الذاكرة، مؤشر الجدول بمقدار واحد وننقص العداد بمقدار واحد أيضاً. ثم تطلب الإجرائية WAIT لانتظار 1ms.

تُكتب خوارزمية الانتظار مستقلةً عن البرنامج الرئيسي، وهذا ما يجعل تسلسل البرنامج أكثر وضوحاً؛ إذ لا داعي للفوض في التفاصيل عند قراءة البرنامج الرئيسي. وبعد العودة من الإجرائية، يُختبر شرط التوقف ويقفز المعالج إلى بداية البرنامج في حال عدم تحققه.



الشكل 9: المخطط التدفقي لبرنامج القراءة من معبر مع الانتظار.

## 2 كتابة البرنامج:

نعرض فيما يلي البرنامج الكامل الموافق لهذا المثال. وهو كما نلاحظ أطول من بقية الأمثلة، ومع ذلك، على القارئ أن يحاول فك رموز هذا البرنامج للتدريب على تحليل برامج الغير.

```
PRESSURE_PORT EQU 0FFF8H
```

```
DATA_HERE SEGMENT
```

```
PRESSURES DW 100 DUP(0) ; set up array of 100 words
```

```
DATA_HERE ENDS
```

```
STACK_HERE SEGMENT STACK
```

```
DW 40 DUP(0) ; set stack length of 40 words
```

```
STACK_TOP LABEL WORD
```

```
STACK_HERE ENDS
```

```
CODE_HERE SEGMENT
```

```
ASSUME CS:CODE_HERE, DS:DATA_HERE, SS:STACK_HERE
```

```
START:
```

```
    MOV AX, DATA_HERE ; initialize data segment register
```

```
    MOV DS, AX
```

```
    MOV AX, STACK_HERE ; initialize stack segment register
```

```
    MOV SS, AX;
```

```
    MOV SP, OFFSET STACK_TOP ; initialize stack pointer to stacktop
```

```
    LEA SI, PRESSURES ; point SI to start of array
```

```
    MOV BX, 100 ; load BX with number of samples
```

```
    MOV DX, PRESSURE_PORT ; point DX at input port
```

```
NEXT_VALUE:
```

```
    IN AX, DX ; read data from port
```

```
    AND AX, OFFFh ; mask upper 4 bits
```

```
    MOV [SI], AX ; store data word in array
```

```
    CALL WAIT_1MS ; delay of 1 ms
```

```
    INC SI ; point SI at next location in array
```

```
    INC SI
```

```
    DEC BX ; decrement sample counter
```

```
    JNZ NEXT_VALUE ; repeat until 100 samples done
```

```
STOP:
```

```
    NOP
```

```

WAIT_1MS: PROC NEAR
    MOV CX, 23F2h           ; load delay constant into CX
HERE:
    LOOP HERE              ; load until CX=0
    RET
WAIT_1MS: ENDP
CODE_HERE: ENDS

END

```

نُصرَح في البداية بوجود قطاع المعطيات بواسطة العبارتين: DataHere ENDS و DataHere Segment . أما العبارة PRESSURES DW 100 DUP(0) فهي تحجز 100 كلمة في الذاكرة لتخزين العينات المقرءة من محس الضغط، وتعطي هذه المواقع قيمة ابتدائية تساوي الصفر. إن ضم هذه المواقع إلى قائمة الاستهلال أمر غير إلزامي، لأن المعالج سيكتب فيها قيمة جديدة. إلا أن وجود الأصفار قد يساعد في تنقیح البرنامج.

نُصرَح بوجود قطاع المكدس بواسطة العبارتين: StackHere ENDS و StackHere Segment . وتحجز العبارة DW 40 DUP(0) أربعين كلمة في هذا القطاع من الذاكرة وتعطيها قيمة ابتدائية تساوي الصفر. وليس من الضروري في هذه الحالة أيضاً ضم موقع المكدس إلى قائمة الاستهلال لأن المعالج سيكتب فيها أثناء البرنامج. تُرفِّق العبارة StackTop LABEL WORD اسمًا بالموقع ذي العنوان

الزوجي التالي لأعلى عنوان في قطاع المكدس.

والأن لنتظر في البرنامج الرئيسي. ينبغي لنا أن نعلم المجمّع عن القطاعات المنطقية المستخدمة في البرنامج، ولهذا تكتب العبارة التالية:

ASSUME CS: CodeHere, DS: DataHere, SS:StackHere

إن عبارة ASSUME لا تضع قيمة ابتدائية في السجلات DS, SS, CS وإنما توجه عمل المجمّع فقط.

ينبغي لنا، لاستهلال سجلات القطاعات، أن ننقل القيمة أولاً إلى أحد سجلات المعالج، ثم نشحنها في سجل القطاع الموفق. بعد ذلك، تبدأ المعالجة الفعلية للمسألة المطروحة. فتشحن قيمة ابتدائية في المؤشر SI بالتعليقة LEA SI, PRESSURES، ليؤشر على الموقع الأول في الجدول PRESSURES. ونختار السجل BX، مثلاً، ليكون عداؤاً للعينات المتبقية. ويُشحن ذلك السجل بالقيمة الابتدائية 100.

نقرأ عينة من المعيير FFFF8h ونعزل الخانات الدنيا بالعملية المنطقية AND مع القيمة الثابتة 00FFh. تحتوي النتيجة على الخانات الدنيا فقط، أما الخانات العليا فتكون معدومة. وسبب ذلك هو أن القيم المقرودة من المحس تُرمز على 8 خانات فقط، ولذا يمكن إعطاء الخانات العليا القيمة صفر من غير فقد المعلومات. تحول هذه العملية دون قراءة قيم عشوائية في الخانات العليا والتي قد تنتهي مثلاً عن الضجيج.

تُشحن هذه القيمة في الجدول باستخدام المؤشر SI. ويُطلب بعد ذلك البرنامج الفرعي WAIT بواسطة تعليمة طلب قريبة مباشرة، لأن الإجرائية تقع في القطاع ذاته.

نستعمل لكتابة البرنامج الفرعي WAIT التوجيهين PROC و ENDP ليحيطنا بتعليمات الاجراء. ويُطلب البرنامج الفرعي، المكتوب على هذا النحو، بالاسم المذكور في سطر التوجيه PROC.  
نحصل على التأخير 1ms بشحن السجل CX بالقيمة 23F2h، وتجري حلقة لإنقاص هذا السجل حتى الصفر. ومن الجدير بالذكر أن الإجرائية تنتهي دوماً بتعليقة RET التي تعيد السيطرة إلى البرنامج الطالب.

بعد العودة إلى البرنامج الرئيسي، نزيد المؤشر SI مرتين ليؤشر على الكلمة التالية وننقص المؤشر BX بمقدار واحد. ثم تُفحص راية الصفر، فإن لم تكن مرفوعة قفز المعالج إلى اللصافة NextValue. ولما كانت تعليمة CALL تنسخ القيمة اللازمة للمؤشر التعليمات IP إلى المدرس، فإن تعليمة RET تنسخ هذه القيمة من المدرس نحو IP.


## 4-6 عمل المكدس

لإيضاح عمل المكدس أثناء تعليمتي CALL و RET، سنفترض أن بداية المكدس هي 70000h، فيكون إذن محتوى سجل قطاع المكدس 7000h. وسنفترض أن المكدس يحتوي على 80 ثمانية (أي إنه يمتد حتى العنوان 7004Fh).

عند كتابة الكلمات في المكدس، نضع الكلمة الأولى في العنوان الأعلى. ولذا، فما يكتب في العنوانين 7004Eh و 7004Fh، أي إن المكدس يُملاً من الأعلى نحو الأسفل. ونستخدم مؤشر المكدس SP للإشارة إلى قمة المكدس (وهي موقع آخر كلمة مكتوبة). بعد تنفيذ تعليمات CALL، يتقدم مؤشر التعليمات IP آلياً ليشير إلى التعلية التالية. فعندما تكون تعليمات CALL من النوع القريب، فإن المعالج ينسخ أولاً محتوى السجل IP إلى المكدس، ثم ينقص ثانيةً مؤشر المكدس بـ 2 (انظر الشكل 10).

يمثل محتوى السجل IP عنوان العودة، فإذا كان مؤشر المكدس يحوي القيمة 0050h قبل تعليمات CALL، فإنه يحتوي بعد تنفيذها على القيمة 004Eh. وتنسخ الثمانية الدنيا إلى العنوان الأدنى (أي 004Eh)، في حين تنسخ الثمانية العليا إلى الموقع الذي يليه، أي 004Fh. وبالعكس، عندما تنفذ تعليمات RET في نهاية الإجرائية يشحن المعالج عنوان العودة من قمة المكدس إلى مؤشر التعليمات IP، ويزيد مؤشر المكدس بمقدار 2، فيعود محتواه إلى القيمة 0050h من جديد.

وتتجدر الملاحظة أن تنفيذ تعليمات CALL من النوع البعيد يؤدي إلى إنقاص مؤشر المكدس بمقدار 4 لكي يتسع لكتمتين هما: السجل IP والسجل CS. ثم يعود هذا المؤشر إلى قيمته الأولى عندما تنفذ تعليمات RET.



الشكل 10: أثر التعليمتين CALL و RET على المكدس.

**5-6 استخدام تعليمتي الدفع داخل/خارج المكدس**  
 يمكننا استخدام المكدس لتخزين محتويات السجلات المستخدمة في الإجراءيات. ففي مثالنا السابق استخدمنا السجل BX كعداد للعينات المتبقية، إلا أن من الأفضل استخدام السجل CX لهذا الغرض، لكي نستعيض بالتعليمية LOOP عن التعليمتين JNZ و DEC.

ولم نستطع فعل ذلك لأن السجل CX مستخدم في الإجرائية WAIT: فعند تخزين أي قيمة في هذا السجل، فإنها تُمحى في الإجرائية. ولذا، نحتاج إلى طريقة تسمح باستخدام السجلات ذاتها في البرنامج الرئيسي والإجرائية معاً. وهذا هو دور التعليمتين PUSH وPOP.


تنقص PUSH مؤشر المكدس بمقدار 2، وتنسخ محتويات السجل أو موقع الذاكرة المحدد بالتعليمية إلى المكدس. فمثلاً، تؤدي التعليمية PUSH CX إلى إنقاص مؤشر المكدس بمقدار 2 ونسخ محتويات السجل CX إلى المكدس. والسؤال كيف يمكن استرجاع القيمة المخزنة وشحنها في CX ثانيةً. نستطيع ذلك بواسطة التعليمية POP التي تنسخ كلمة من قمة المكدس وتُخزنها في السجل أو الموقع المحدد بالتعليمية، وتزيد مؤشر المكدس بمقدار 2. فمثلاً تعيد التعليمية POP CX القيمة المخزنة في المكدس إلى CX وتزيد مؤشر المكدس بمقدار 2. وفي الواقع، يمكن دفع أي سجل ذي 16 خانة إلى المكدس متتالين في الذاكرة. وكذلك تُسترجع أي قيمة من المكدس وتُخزن في أحد السجلات المرمزة على 16 خانة أو في موقعين متتالين في الذاكرة.

يتبع المكدس في عمله آلية تُسمى «الداخل أخيراً يخرج أولاً» LIFO (Last In First Out)، وهو نظام إدارة شائع. فمثلاً تُرتب الأطباق في المطاعم بعضها فوق بعض، وعند سحب طبق (من الأعلى) فإن هذا الطبق يمثل آخر طبق وضع في المكدس. يظهر الشكل 11 ما يحدث عند تنفيذ سلسلة من تعليمات PUSH و POP.

وإلا يغيب عن الذهان أن القيم تُسترجع في الترتيب المعكوس للدفع. وينبغي أيضاً أن يكون عدد تعليمات POP مساوياً لعدد تعليمات PUSH للمحافظة على توازن المكدس.

يفضل بعض المبرمجين دفع السجلات إلى المكدس في البرنامج الرئيسي بدلاً من دفعها في الإجرائية. وفي هذه الحالة، لا ندفع إلا السجلات التي نهتم بالحفظ على قيمها، عند طلب الإجرائية. وتعاني

هذه الطريقة شيئاً من تعقيد البرنامج الرئيسي الذي يغدو مزدحماً بتعليمات PUSH و POP. ولذا يُفضل دفع السجلات واسترجاعها دوماً في الإجرائية.



الشكل 11: تأثير تنفيذ تعليمات PUSH و POP في المكدس.

## 6-6 تمرير المعاملات إلى/من الإجرائيات

نرحب عادةً، عند طلب إجرائية ما، أن نجعل بعض قيم المعطيات أو عناوين المتحولات في متناول الإجرائية. وبالمثل، نرحب غالباً في جعل بعض قيم المعطيات أو العناوين في متناول البرنامج الرئيسي. تُسمى هذه القيم الممررة من وإلى الإجرائيات معاملات (أو محددات) الإجرائيات Procedure Parameters. توجد عدة طرائق لتمرير المعاملات Parameter Passing أهمها: التمرير بالسجلات، التمرير بموقع الذاكرة، والتمرير بالكدس.

لنبيّن بالمثال التالي الفروق بين طرائق التمرير.

**تعريف المسألة وكتابة الخوارزمية:**

نريد مثلاً تحويل عدد مرمز بالترميز BCD مثل  $BCD(4569)$  إلى مكافئه بالترميز البست عشرى. إن العدد المكافئ له هو:  $11F4h$ .  
توجد عدة طرائق لإجراء هذا التحويل ولكن أسهلها هو جداء كل رقم في هذا العدد بالمرتبة المقابلة له. فمثلاً يكتب العدد السابق بالترميز الثنائى على النحو التالي:  

$$4596 = (4 * 1000) + (5 * 100) + (9 * 10) + (6 * 1)$$

ولكن:

$$1000 = 3E8h$$

$$100 = 064h$$

$$10 = Ah$$

$$1 = 1h$$

ومنه:

$$4000 = 4 * 3E8 = FA0h$$

$$500 = 5 * 064 = 1F4h$$

$$90 = 9 * 00Ah = 5Ah$$

$$6 = 6 * 1 = 6h$$

.11F4h وبالجمع نجد:

فنضرب الأحاداد بالعدد 6 والعشرات بـ 9 والمئات بـ 5 والألاف بـ 4 ونجمع النتيجة فنحصل على قيمة العدد مرمزاً بالترميز الست عشري.

#### 6-6 استخدام السجلات

يمكن، كحل أولي، تمرير العدد المراد تحويله عبر السجل AL إلى الإجرائية، وتمرر النتيجة عبر السجل AH لأنها ستُرمز حتماً على 8 خانات. تبدأ الإجرائية بدفع سجل الحالة والسجلات الأخرى إلى المكدس، ونلاحظ أننا لا ندفع السجل AX إلى المكدس لأنه يحتوي على القيمة المراد تحويلها.

يبدا التحويل بشحن العدد في السجل AH (لتوفير نسخة احتياطية)، وتُعزل الأوزان الدنيا منه وتُخزن في السجل BL. كما تُعزل من النسخة الأخرى للعدد الأوزان العليا وتدور لتحل مكان الأوزان الدنيا. نضرب بعد ذلك القيمة الناتجة بالعدد 0Ah (أي العشرات) وتخزن النتيجة في AX. ولما كانت النتيجة قابلة للترميز على 8 خانات، فإننا نهمل السجل AH ونجمع إلى السجل AL الأوزان الدنيا المخزنة في BL. نحصل إذن في السجل AL على النتيجة النهائية.

تُسترجع في نهاية الإجرائية قيمة السجلات وتُنفذ تعليمة RET للعودة إلى البرنامج الرئيسي.

```
DATA_HERE: SEGMENT
    BCD_INPUT DB ?           ; storage for BCD value
    HEX_VALUE DB ?           ; storage for binary value
DATA_HERE: ENDS
```

```

CODE_HERE: SEGMENT WORD
ASSUME CS: CODE_HERE, DS: DATA_HERE, SS: STACK_HERE
    MOV AL, BCD_INPUT
    CALL BCD_HEX
    MOV HEX_VALUE, AL      ; store the result

; procedure BCD_HEX
; converts BCD numbers to HEX,
; uses registers to pass parameters to the procedure
; saves all registers except AH
BCD_HEX: PROC NEAR
    PUSHF; save flags
    PUSH BX
    PUSH CX
; start conversion
    MOV AH, AL              ; save copy of BCD in AH
    AND AH, 0Fh              ; separate and save lower BCD digit
    MOV BL, AH
    AND AL, 0FOh              ; separate upper nibble
    MOV CL, 04                ; move upper BCD digit to low
    ROR AL, CL                ; nibble position for multiply
    MOV BH, 0Ah                ; load conversion factor in BH
    MUL BH                  ; upper BCD digit in AL * 0Ah in BH
    ADD AL, BL                ; result in AX
    ADD AL, BL                ; add lower BCD to result of MUL
    ADD AL, BL                ; final result in AL

; end conversion, restore registers
    POP CX
    POP BX
    POPF
    RET

BCD_HEX: ENDP
CODE_HERE: ENDS

END

```

6-6 التمرير بمواقع الذاكرة  
في بعض الحالات، قد لا تكفي السجلات لتمرير المعاملات.

فيُستعاض عنها بالذاكرة. تُستخدم إذن موقع الذاكرة لتمرير المعاملات الكثيرة العدد من وإلى الإجرائيات. ونجد فيما يلي نسخة جديدة من البرنامج المكتوب لتحويل الأعداد من الترميز BCD إلى الترميز السنتعشري، وهو يستخدم موقع الذاكرة لتمرير المعاملات بدلاً من السجلات.

```

DATA_HERE: SEGMENT
BCD_INPUT DB ?           ; storage for BCD value
HEX_VALUE DB ?           ; storage for binary value
DATA_HERE: ENDS

CODE_HERE: SEGMENT
ASSUME CS: CODE_HERE, DS: DATA_HERE, SS: STACK_HERE
    CALL BCD_HEX

; procedure BCD_HEX
; converts BCD numbers to HEX,
; uses memory locations to pass parameters to the procedure
; saves all registers except AH
BCD_HEX: PROC NEAR
    PUSH AX
    PUSHF             ; save flags
    PUSH BX
    PUSH CX
; get BCD value from named memory location
    MOV AL, BCD_INPUT
    MOV AH, AL          ; save copy of BCD in AH
    AND AH, 0Fh         ; separate and save lower BCD digit
    MOV BL, AH
    AND AL, 0F0h         ; separate upper nibble
    MOV CL, 04           ; move upper BCD digit to low
    ROR AL, CL           ; nibble position for multiply
    MOV BH, 0Ah           ; load conversion factor in BH
    MUL BH              ; upper BCD digit in AL * 0Ah in BH
; result in AX
    ADD AL, BL           ; add lower BCD to result of MUL
; final result in AL

```

```

; end conversion, restore registers
MOV HEX_VALUE, AL
POP CX
POP BX
POPF
POP AX
RET
BCD_HEX: ENDP
CODE_HERE: ENDS

END

```

ندفع داخل الإجرائية BCD2HEX كل السجلات والريات المستخدمة في الإجرائية إلى المكدس، ثم ننقل العدد BCD من الذاكرة إلى السجل AL. وتتالى التعليمات بصورة مماثلة للنسخة السابقة إلى أن نصل إلى النقطة التي نريد فيها أن نمرر النتيجة إلى البرنامج الرئيسي. عندئذ ننسخ محتوى السجل داخل الذاكرة، ونسترجع قيم الريات والسجلات ثانيةً قبل تنفيذ التعليمية RET.

لهذه الطريقة بعض المحاذير، وهي أن الإجرائية تصل دوماً إلى الموقع BCDInput لتحصل منه على معطيات الدخول، وتضع النتيجة في الموقع HexValue. ومن ثم لن نستطيع استخدام الإجرائية ذاتها لتحويل عدد BCD إذا كان مخزنًا في مكان آخر من الذاكرة.

### 3-6 التمرير بواسطة المؤشرات

يمكن لتخفيي المشكّلة السابقة، وهي استخدام أسماء المواقع مباشرةً في الإجرائية، أن نمرر مؤشراً إلى موقع المعطيات. يصف البرنامج التالي طريقة لذلك.

|                 |                            |
|-----------------|----------------------------|
| BCD_INPUT DB ?  | ; storage for BCD value    |
| HEX_VALUE DB ?  | ; storage for binary value |
| DATA_HERE: ENDS |                            |

```

CODE_HERE: SEGMENT
ASSUME CS: CODE_HERE, DS: DATA_HERE, SS: STACK_HERE
; put pointer to BCD in SI and pointer to HEX storage in DI
    MOV SI, OFFSET BCD_INPUT
    MOV DI, OFFSET HEX_VALUE
    CALL BCD_HEX

; procedure BCD_HEX
; converts BCD numbers to HEX,
; uses pointers to pass parameters to the procedure
; saves all registers except AH
BCD_HEX: PROC NEAR
    PUSH AX
    PUSHF           ; save flags
    PUSH BX
    PUSH CX
; get BCD value from named memory location
    MOV AL, [SI]
; do conversion
    MOV AH, AL      ; save copy of BCD in AH
    AND AH, 0Fh     ; separate and save lower BCD digit
    MOV BL, AH
    AND AL, 0F0h    ; separate upper nibble
    MOV CL, 04      ; move upper BCD digit to low
    ROR AL, CL      ; nibble position for multiply
    MOV BH, 0Ah     ; load conversion factor in BH
    MUL BH          ; upper BCD digit in AL * 0Ah in BH
    ; result in AX
    ADD AL, BL      ; add lower BCD to result of MUL
    MOV [DI], AL     ; move hex value result in AL
    ; to DS location pointed to by DI
    POP CX          ; restore registers and flags
    POP BX
    POPF
    POP AX
    RET
BCD_HEX: ENDP
CODE_HERE: ENDS
END

```

نستخدم قبل طلب الإجرائية في البرنامج الرئيسي التعليمات MOV SI, OFFSET BCD\_INPUT لكي يمؤشر السجل SI على موقع الذاكرة BCD\_INPUT، ونستخدم أيضاً التعليمة التالية: MOV DI, OFFSET HEX\_Value لمؤشر السجل DI على موقع الذاكرة MOV AL, [SI] داخل الإجرائية لنقل محتوى الموضع المؤشر عليه بالسجل SI إلى السجل MOV [DI], AL. وكذلك عند تخزين النتيجة، تُستخدم التعليمة AL لننسخ محتوى السجل AL إلى موقع الذاكرة المؤشر عليه بـ DI.

يُعد هذا النهج، الذي يستخدم مزيجاً من السجلات والذاكرة، أكثر النهج كفاءة وتنوعاً لأنه يسمح للمبرمج أن يمرر مؤشرات إلى أي موقع في الذاكرة، كما يسمح بتمرير مؤشرات إلى جداول أو مصفوفات.

ويستطيع المبرمج –إن لم يرغب في تمرير المؤشرات المخزنة في سجلات المعالج مثل SI و-DI– أن يخزن هذه المؤشرات في موقع الذاكرة. وفي هذه الحالة، تجلب الإجرائية أولاً المؤشرات من الذاكرة، ثم تستخدمها لجلب المعطيات المطلوبة. ولكن عندما يتشارك عدة مستخدمين في الموارد ذاتها، فإننا غالباً ما نلجأ إلى تمرير المعاملات عبر المكدس.

#### 4-6 تمرير المعاملات عبر المكدس

يجب لتمرير المعاملات إلى إجرائية ما عبر المكدس، أن ندفعها أولاً إلى المكدس في مكان ما في البرنامج الرئيسي قبل طلب الإجرائية. ثم تُقرأ في الإجرائية هذه المعاملات من المكدس. وبالطريقة ذاتها، يجب، عند تمرير نتائج إجرائية إلى البرنامج الرئيسي، على الإجرائية أن تكتبها في المكدس. ثم يقوم البرنامج الرئيسي بقراءتها من المكدس، وسيظهر مثال بسيط آلية العمل المذكورة .

```

DATA_HERE: SEGMENT
BCD_INPUT DB ? ; storage for BCD value
HEX_VALUE DB ? ; storage for binary value
DATA_HERE: ENDS

CODE_HERE: SEGMENT
ASSUME CS: CODE_HERE, DS: DATA_HERE, SS: STACK_HERE
PUSH AX ; put BCD_VALUE on stack
CALL BCD_HEX ; convert to hexadecimal
; program continues here with result of conversion on the top of stack

; procedure BCD_HEX
; converts BCD numbers to HEX,
; uses stack to pass parameters to the procedure
; saves all registers except AH
BCD_HEX: PROC NEAR
    PUSH AX
    PUSHF ; save flags
    PUSH BX
    PUSH CX
    PUSH BP
    MOV BP, SP ; copy SP into BP
    MOV AX, [BP+12] ; copy BCD from stack to AX
; do conversion
    MOV AH, AL ; save copy of BCD in AH
    AND AH, 0Fh ; separate and save lower BCD digit
    MOV BL, AH
    AND AL, 0F0h ; separate upper nibble
    MOV CL, 04 ; move upper BCD digit to low
    ROR AL, CL ; nibble position for multiply
    MOV BH, 0Ah ; load conversion factor in BH
    MUL BH ; upper BCD digit in AL * 0Ah in BH
            ; result in AX
    ADD AL, BL ; add lower BCD to result of MUL
            ; final result in AL
; end of conversion, move hex value from AL to location onto the stack
    MOV [BP+12], AX
    POP BX ; restore registers
    POP CX ; restore flags and return

```

```

POP BX
POPF
POP AX
RET
BCD_HEX: ENDP
CODE_HERE: ENDS

END


```

يعتمد البرنامج السابق طريقة تحرير المحددات عبر المكدس. نفترض للسهولة أن استهلال المكدس قد حصل في بداية البرنامج، ونفترض أيضاً أن العدد المراد تحويله موجود في السجل AL. يقوم البرنامج عندئذ بدفع السجل AX إلى المكدس PUSH AX قبل طلب الإجرائية.

عند تنفيذ تعليمة CALL يُنقص مؤشر المكدس بمقدار 2، ويُنسخ عنوان العودة في المكدس. تقوم الإجرائية بعد ذلك بحفظ السجلات والرميات المستخدمة بواسطة التعليمات PUSH الموجودة في بداية الإجرائية.

لنقل، قبل المتابعة، نظرة إلى محتويات المكدس (الشكل 12).

نلاحظ أن موقع العدد المراد تحويله يعلو موقع عنوان العودة. والسؤال هو كيف نستطيع الوصول إلى هذا العدد داخل الإجرائية علماً بأن مؤشر المكدس أصبح يؤشر على موقع تخزين السجل 9BP؟ تنص إحدى الطرائق الممكنة على جمع العدد 12 إلى مؤشر المكدس بحيث يؤشر السجل SP إلى العدد المطلوب. ثم يُشحن هذا العدد في السجل AX بتعليقة POP AX. ولكن هناك عدة عوامل سنوضحها لاحقاً تحذرنا من تغيير مؤشر المكدس.



الشكل 12: محتوى المكدس أثناء التنفيذ.

ذكرنا سابقاً أن السجل BP يؤدي دور مؤشر ثانٍ على المكدس، لأنه يمثل الانزياح الذي يُضاف إلى سجل قطاع المكدس SS لتوليد عنوان

حقيقي للذاكرة. ونستفيد من ذلك للحصول على العدد المراد تحويله. في الإجرائية، ننسخ محتويات سجل مؤشر المكدس SP إلى BP السجل MOV BP, SP بالتعليمية، فيؤشر عندها BP على الموقع ذاته الذي يؤشر عليه مؤشر المكدس SP. ثم نستخدم التعليمية [BP+12] MOV AX, [BP+12] لنسخ العدد المطلوب تحويله إلى السجل AX. ويضيف المعالج، عند تنفيذه لهذه التعليمية، القيمة 12 إلى محتوى السجل BP، ومن ثم يصبح العنوان الفعلي هو 004Eh. نلاحظ أن هذه التعليمية لا تخزن قيمة الانزياح الجديدة في السجل BP، ومن ثم، يبقى بالإمكان استخدامه للتأشير على موقع آخر بتحديد الانزياح المناسب فقط.

بعد تحويل العدد إلى النظام المست عشري نستطيع تخزين النتيجة في المكدس بالطريقة ذاتها. نستعمل إذن السجل BP في التعليمية التالية: MOV [BP+12], AX، فيخزن محتوى السجل AX في عنوان يبعد بمقدار 12 ثمانية عن مكان تأشير السجل BP. وهذا هو بالطبع المكان ذاته الذي استخدمناه في الحصول على المعطيات. أما النتيجة فتُسترجع في البرنامج الرئيسي من المكدس الذي استرجعت كافة محتوياته عدا النتيجة المخزنة بالتعليمية POP CX.

ومن الضروري، عند استخدام المكدس في تمرير المعاملات، متابعة الحركة فيه من حيث الدفع والاسترجاع. وتحتاج المخططات المماثلة لتلك الموضحة في الشكل 12 مساعدة جداً في ذلك.

ويجب الانتباه، عند استخدام المكدس، إلى مشكلة فيضان المكدس Stack Overflow التي تحدث عندما يمتلئ قطاع المكدس ويفيض إلى قطاع آخر. وهذا ما قد يحدث بسبب تخزين كمية كبيرة من المعطيات في المكدس أو نتيجة خطأ برمجي. فإذا لم تسترجع كافة المعطيات المخزنة في المكدس داخل الإجرائية، أي إذا لم يعد مؤشر المكدس SP إلى الموقع الذي كان عليه قبل طلب الإجرائية، فإنه سيغيب نتيجة للطلب المتكرر ليؤشر على مكان خارج القطاع. ويؤدي ذلك إلى حدوث أخطاء قد تسبب توقف كامل النظام الحاسوبي.

لعلاج هذه المشكلة، يجب استخدام مخطوطات المكدس، التي تساعد على الحفاظ على توازن المكدس. ويجب أيضاً، كقاعدة عامة، أن يكون عدد التعليمات POP مساوياً لعدد التعليمات PUSH.

## 7-6 طلب الإجرائيات البعيدة

نصف إجرائيةً ما بأنها بعيدة Far إذا وقعت في قطاع مغاير للقطاع الذي يحوي تعليمة الطلب CALL. وفي هذه الحالة، يشحن المعالج سجل قطاع البرنامج CS، ومؤشر التعليمات IP بالقيم المناسبة للانتقال إلى الإجرائية البعيدة. ونميز هنا بين حالتين:

- حالة الإجرائية البعيدة المكتوبة في ملف البرنامج الرئيسي.
- الإجرائية البعيدة المكتوبة في ملف آخر.

### • الحالات الأولى:

سنفترض أن الإجرائيات والبرنامج الرئيسي موجودة في ملف واحد. ولكن البرنامج الرئيسي موجود في قطاع منطقي معين، وأن الإجرائيات مخزنة في قطاع آخر.

نعرض فيما يلي أجزاءً من هذا البرنامج:

```
Code_here: SEGMENT
ASSUME: CS: Code_here, DS: Data_here, SS: Stack_here
```

```
...
CALL Multply-32
```

```
...
Code_here: ENDS
```

```
Procedure_here: SEGMENT
Multiply_32: PROC FAR
ASSUME CS: Procedure_here
...
Multiply_32: ENDP
Procedure_here: ENDS
```

في هذا المثال، تقع تعليمات البرنامج الرئيسي في القطاع `Code_here`، وتقع تعليمات الإجرائية في القطاع `Procedure_here`. ولما كانت الإجرائية موجودة في قطاع مغاير للتعليمية `CALL`، وجب تغيير محتوى السجلين `CS` و `IP` للوصول إليه. وإعلام المجمع بأن الإجرائية بعيدة، أضيف التوجيه `FAR` إلىتعريف الإجرائية `Multiply_32`.  
وعندئذ، يرمز المجمع تعليمات `CALL` كتعليمات طلب بعيد.  
يُستخدم التوجيه `ASSUME` لشحن السجل `CS` بالقيمة الصحيحة الموافقة للقطاع. فالسطر `ASSUME CS: Code_here` يدفع المجمع إلى حساب الانزياحات بدءاً من العنوان `Code_here`.  
وصفوة القول، عندما تكون الإجرائية بعيدة ينبغي تصريحه بالتوجيه `FAR`. كما يجب وضع التوجيه `ASSUME` في الإجرائية لمعرفة العنوان القاعدي الذي سيستخدمه المجمع حين الترجمة.

#### • الحالـة الثانية:

عندما يكون البرنامج المطلوب تحقيقه كبيراً جداً، من الأفضل كتابته في عدة ملفات بحيث يحتوي كل منها على جزء من البرنامج. و يمكن كل جزء أن يكتب مستقلاً وأن يجمع ويختبر وحده. ثم جمع بعد ذلك الأجزاء معاً بواسطة برمجية متخصصة تسمى محرك الروابط `Linker`.

ولكي يستطيع محرك الروابط الوصول إلى الأجزاء المكتوبة في ملفات متعددة ينبغي تزويد المجمع بتوجيهات أربع: يجب أن يحتوي ملف البرنامج الرئيسي على التوجيه `EXTERN` للدلالة على أن الإجرائيات موجودة في ملفات خارجية. ويجب أن يحتوي البرنامج الرئيسي على التوجيه `PUBLIC` للدلالة على أن بعض أسماء الالصاقات ستطلب من الخارج. وعلى نحو مماثل، يجب أن تصرح أسماء الالصاقات الخارجية في ملف الإجرائيات بالتوجيه `EXTERN`، وأسماء الإجرائيات المستخدمة في ملفات خارجية بالتوجيه `PUBLIC`.

## 7 المقاطعات

تسمح معظم المعالجات الصغرية بـ «مقاطعة» تنفيذ البرنامج بناءً على إشارات خارجية أو على تعليمات خاصة بها. فعند مقاطعة معالج ما، فإنه يتوقف عن تنفيذ برنامجه الحالي، ويستدعي إجرائية تخدم هذه المقاطعة. وبعد الانتهاء من تنفيذ هذه الإجرائية، يعود المعالج إلى البرنامج السابق، ويستأنف التنفيذ من النقطة التي توقف عندها.

سنعرض في هذه الفقرة آلية استجابة المعالجات 8086 للمقاطعات وطريقة كتابة إجرائيات خدمة المقاطعة .Interrupt Service

### 7-1 وصف مقاطعات المعالج 8086

يمكن أن يُقاطع عمل المعالج 8086 بأحد مصادر ثلاثة، وهي:

- إشارة خارجية تُطبق على المربط NMI (وهي المقاطعة غير القابلة للحجب)، أو على المربط INTR (مدخل المقاطعة القابلة للحجب). وتسمى المقاطعة الناجمة عن مثل هذه الإشارات مقاطعة الكيان الصلب .Hardware Interrupt

- تنفيذ تعليمية المقاطعة INT، وتدعى المقاطعة المبرمجة .Software Interrupt

- تحقق شرط معين نتيجة تنفيذ تعليمية ما في المعالج. ومثال ذلك، المقاطعة الناجمة من القسمة على 0: إذ يتوقف البرنامج تلقائياً عندما نحاول قسمة عدد ما على الصفر. وتُسمى هذه المقاطعات الشرطية بالمقاطعات البرمجية أيضاً.


يفحص المعالج في نهاية كل دور تعليمية Instruction Cycle حالة المقاطعات، فإذا وجد أن هناك مقاطعة ما، فإنه يستجيب لها بالخطوات التالية:

- 1 ينقص مؤشر المدرس بمقدار 2، ويدفع بسجل الرايات إلى المدرس.
- 2 يلغى تأهيل المدخل INTR بمحو راية المقاطعة في سجل الرايات.
- 3 يضع صفرأ في راية التنفيذ الخطوي TRAP المحتواة في سجل الرايات.
- 4 ينقص مؤشر المدرس بمقدار 2، ويدفع محتوى سجل قطاع البرنامج الحالي إلى المدرس.
- 5 ينقص مؤشر المدرس مرة ثانية بمقدار 2، ويدفع محتوى مؤشر التعليمات الحالي إلى المدرس.
- 6 يجري المعالج قفزاً غير مباشر إلى بداية إجرائية المكتوبة لخدمة المقاطعة.

بكلمات أخرى، يدفع المعالج سجل الرايات إلى المدرس، ويلغى تأهيل راية التنفيذ الخطوي، ويحجب مدخل المقاطعة INTR، ثم يقوم باستدعاء إجرائية خدمة المقاطعة استدعاء بعيداً وغير مباشر. يظهر الشكل 13 هذه المراحل.


نلاحظ أن تعليمة RET في نهاية إجرائية خدمة المقاطعة تعيد السيطرة إلى البرنامج الرئيسي. ونذكر بأن المعالج 8086، عندما يطلب إجرائية بصورة بعيدة وغير مباشرة، يضع قيمة جديدة في سجل قطاع البرنامج CS وقيمة جديدة في مؤشر التعليمات IP: ويحصل المعالج 8086 في تلك الحالة على القيم الجديدة لـ CS و IP من أربعة مواقع متلاحقة في الذاكرة. وبالمثل، عندما يستجيب المعالج 8086 إلى إحدى المقاطعات فإنه يتوجه إلى الذاكرة في بداية إجرائية المقاطعة للحصول على قيمة السجلين CS و IP.

يحتوي أي نظام حاسوبي مبني على المعالج 8086 في ذاكرته المحسورة بين العنوان 0h والعنوان 03FFh على جدول يخزن عنوانين البداية لبرامج خدمة المقاطعات.



الشكل 13: مراحل الاستجابة للمقاطة.

ولما كانت كل إجرائية مقاطعة تتطلب تخزين أربع ثمانيات لعنوان السجل CS و IP، فإن الجدول يستطيع تخزين العنوانين المتعلقة بـ 256 إجرائية خدمة مقاطعة. ويُسمى عنوان بداية كل إجرائية متوجه المقاطعة Interrupt Vector أو مؤشر المقاطعة Interrupt Pointer، كما يُسمى الجدول جدول متوجهات المقاطعة Interrupt Vector Table. يظهر الشكل 14 توضع متوجهات المقاطعة في الذاكرة. ويشار إلى كل كلمة مزدوجة (أي أربع ثمانيات) بعدد يبدأ بالصفر وينتهي بالقيمة 255. ويدعى هذا العدد نوع المقاطعة Interrupt Type.



الشكل ١٤: توضع متوجهات المقاطعة في الذاكرة.

من ناحية أخرى، تُخصص المقاطعات الخمس الدنيا لعمليات معينة في المعالج، مثل القسمة على الصفر والمقاطعة غير القابلة للحجب. أما الأنواع من 5 إلى 31 فهي غير معرفة وتُستخدم في معالجات الأجيال المتقدمة. ويستطيع المستثمر أن يستخدم أنواع المقاطعة المحسورة بين 32 و 255 كمقاطعات برمجية أو مقاطعات الكيان الصلب.

عندما يستجيب المعالج 8086 لمقاطعة ما، فإنه يذهب تلقائياً إلى الموقع المحدد بتلك المقاطعة في جدول متوجهات المقاطعة، ويحصل منه على عنوان البداية لإجرائية خدمة المقاطعة. ولا تجري عملية شحن عناوين البداية في جدول متوجهات المقاطعة تلقائياً، بل ينبغي للمستثمر أن يشحن، في بداية برنامجه، القيم المناسبة في ذلك الجدول.

لنعرض الآن مثالاً تفصيلياً على آلية عمل إحدى المقاطعات.

مثال: استجابة المعالج 8086 لمقاطعة من النوع 0  
تحدث المقاطعة من النوع 0 عند تعرض المعالج لقسمة عدد ما على القيمة 0، ونبين فيما يلي طريقة كتابة إجرائية الخدمة لهذه المقاطعة.  
يوجد في المعالج تعليمتان لقسمة هما DIV و IDIV. تسمى التعليمية الأولى DIV بقسمة عدد بلا إشارة مرمز على 16 خانة ومخزن في السجل AX، على عدد بلا إشارة مرمز على 8 خانات ومخزن في سجل ما من المعالج أو في موقع من الذاكرة. وبعد تنفيذ القسمة، يحتوي السجل AL على القسم الصحيح من خارج القسمة، في حين سيُخزن باقي القسمة في السجل AH.

يمكن بواسطة هذه التعليمية قسمة عدد بلا اشارة ذي 32 خانة ومخزن في السجلين DX و AX على عدد ذي 16 خانة ومخزن في سجل ما أو في موقعين متتاليين من الذاكرة. وعندئذ، يُخزن القسم

الصحيح من خارج القسمة في السجل AX، أما باقي القسمة فيخزن في السجل DX. وتعمل التعليمية IDIV على التعليمة السابقة ولكنها تسمح بقسمة أعداد ذات اشارة. عندما يكون المقسم عليه مساوياً للصفر تصبح عملية القسمة بلا معنى، والخارج هو اللانهاية. وهذا ما يتذرع ترميزه في السجلين AX وDX، فيتعرض عندئذ المعالج لمقاطعة من النوع 0.

ينقص المعالج، مستجيبةً لهذه المقاطعة، مؤشر المكدس بمقدار 2، ويدفع سجل الرايات إلى المكدس، ثم يكتب القيمة 0 في رأية التنفيذ الخطوي TF ورأية المقاطعة IF لإلغاء عملهما. يخزن المعالج بعد ذلك عنوان العودة في المكدس. وإجراء ذلك ينقص مؤشر المكدس بمقدار 2 أيضاً، ويدفع محتوى السجل CS إلى المكدس، ثم ينقص المكدس ثانيةً بمقدار 2، ويدفع محتوى مؤشر التعليمات IP إلى المكدس.

يحصل المعالج بعد ذلك من جدول متوجهات المقاطعة على عنوان البداية لإجرائية المقاطعة من النوع 0، فيشحن محتوى الموقع 02h والموقع 03h في السجل CS، ومحتوى الموقعين 00h و 01h في السجل IP.

بعد ذلك، يبدأ المعالج بتنفيذ التعليمة الأولى في إجرائية خدمة المقاطعة. عندما يصل المعالج إلى نهاية الإجرائية يصادف تعليمية العودة IRET. فيسترجع القيم المخزنة في المكدس ويشحنها في السجلين CS و IP ويزيد مؤشر المكدس في كل مرة بمقدار 2. كما يسترجع المعالج سجل الرايات من المكدس ويزيد مؤشر المكدس بمقدار 2. وكما ذكرنا سابقاً، يلغى المعالج عند مقاطعته تأثير الرايتين TF و IF. ولذا، فإنه يكتب فيهما، عند الانتهاء من إجرائية المقاطعة، قيمهما قبل المقاطعة. وبمعنى آخر، فإن التعليمية IRET تعيد السيطرة إلى البرنامج الرئيسي وتعيد إلى الرايتين IF و TF قيمهما قبل المقاطعة.

## تعريف المسألة وكتابة الخوارزمية:

نريد هنا قسمة أربع كلمات مخزنة في الذاكرة على قيمة مرمزة على ثمانية واحدة، لنحصل في النتيجة على أربع ثمانيات تمثل القيم النهائية المطلوبة. فإذا كانت نتائج القسمة غير صالحة (أي إن القيمة كبيرة جداً بحيث يصعب ترميزها في سجل المعالج)، فإننا نكتب القيمة 0 في النتيجة النهائية. تُكتب إذن الخوارزمية على النحو التالي:

### • البرنامج الرئيسي:

استهلال؛

كرر مايلي

احصل على القيمة؛

أجر عملية القسمة؛

إذا كانت نتائج القسمة صالحة افعل

خزن النتيجة؛

وإلا

خزن القيمة 0؛

إلى أن تنتهي قيم الدخل؛

### • جرائمية خدمة المقاطعة:

خزن السجلات؛

رفع راية الخطأ؛

استرجع السجلات؛

عد إلى البرنامج الرئيسي؛

يقوم إذن البرنامج الرئيسي بقراءة القيم من الذاكرة، وإجراء عمليات القسمة، ثم تخزين النتيجة إذا كانت القسمة صالحة. وإلا،

فإنه يخزن القيمة 0 بدلاً منها. أما إجرائية خدمة المقاطعة فهي تقوم، بعد تخزين السجلات، برفع رأية تدل على الخطأ. إن هذه الرأية لا تنتمي إلى سجل رايات المعالج 8086، ولكن يقصد بالرأية هنا كتابة قيمة معينة في موقع من الذاكرة للدلالة على حدوث الخطأ. تسترجع بعدها إجرائية خدمة المقاطعة السجلات المخزنة في المكدس وتعيد السيطرة إلى البرنامج الرئيسي.

تُفحص نتيجة القسمة في البرنامج الرئيسي بعد تنفيذ القسمة. ويجري ذلك بفحص قيمة رأية الخطأ. فإذا كانت رأية الخطأ مساوية للصفر، فهذا يدل على أن القسمة صالحة، ومن ثم فإننا نكتب خارج القسمة في الذاكرة. وإلا، فإننا نخزن القيمة 0 في جدول النتائج. وفي هذه الحالة تحتوي رأية الخطأ على قيمة غير معدومة ناتجة من حدوث مقاطعة القسمة على صفر. ويتكرر تنفيذ عمليات القسمة إلى أن تنتهي قيم الدخل.

#### كتابة قائمة / الاستهلال:

ينبغي بعد كتابة خوارزمية البرنامج كتابة قائمة الاستهلال. ففي هذا المثال، تتالف القائمة مما يلي:

- جدول متوجهات المقاطعة: يجب وضع عنوان البداية لإجرائية خدمة المقاطعة في الموضع من 0 إلى 3:
- قطاع المعطيات: الذي تخزن فيه قيم الدخل والقيم النهائية:
- سجل قطاع المعطيات DS: الذي يؤشر على العنوان القاعدي لقطاع المعطيات ويحتوي على قيم الدخل:
- المكدس: الذي يستخدم لتخزين عنوان العودة:
- سجل قطاع المكدس SS ومؤشر المكدس SP:
- مؤشر إلى بداية جدول النتائج النهائية:
- عداد لعدد قيم الدخل المعالجة:
- مؤشر إلى بداية قيم الدخل.

## البرنامِج بلغة المُجمَع:

```

DATA_HERE: SEGMENT WORD PUBLIC
INPUT_VALUES DW 0035h, 0855h, 2011h, 1359h
SCALED_VALUES DB 4 DUP(0)
SCALE_FACTOR DB 09h
BAD_DIV_FLAG DB 0
DATA_HERE ENDS

STACK_HERE SEGMENT STACK DW 100 DUP(0) ; set up stack of 100 words
TOP_STACK LABEL WORD ; pointer to top of stack
STACK_HERE ENDS

PUBLIC BAD_DIV_FLAG ; make flag available to
; other modules

INT_PROC_HERE SEGMENT WORD PUBLIC
EXTRN BAD_DIV: FAR ; let assembler know
; procedure of BAD_DIV is
; in other assembly module

CODE_HERE SEGMENT WORD PUBLIC
ASSUME CS: CODE_HERE, DS: DATA_HERE, SS: STACK_HERE
START:
    MOV AX, STACK_HERE ; initialize stack segment register
    MOV SS, AX
    MOV SP, OFFSET TOP_STACK ; initialize stack pointer
    MOV AX, DATA_HERE ; initialize data segment register
    MOV DS, AX
; store the address for the BAD_DIV routine at address 0000: 0000
; address 0000-0003 is where type 0 interrupt gets interrupt
; service procedure address, CS at 0002 and 0003, IP at 0000 and 0001
    MOV AX, 0000
    MOV ES, AX
    MOV WORD PTR ES:0002, SEG BAD_DIV
    MOV WORD PTR ES:0000, OFFSET BAD_DIV

```

```

MOV SI, OFFSET INPUT_VALUES           ; initialize pointer for input values
MOV BX, OFFSET SCALED_VALUES         ; point BX at start of result array
MOV CX, 0004h                         ; initialize data value
                                         ; to AX for divide
NEXT: MOV AX, [SI]                   ; Bring a value to AX for divide
DIV SCALE_FACTOR                     ; divide by Scale factor
CMP BAD_DIV_FLAG, 01h                ; check if divide produced
                                         ; invalid result
JNE OK                               ; NO: go save scaled value
MOV BYTE PTR[BX], 00                 ; YES: load a 0 as scaled value
JMP SKIP

OK:
MOV [BX], AL                         ; save scaled value

SKIP:
MOV BAD_DIV_FLAG, 0                  ; reset BAD_DIV_FLAG
                                         ; before doing next
ADD SI, 02h                           ; point at location of
                                         ; next input value
INC BX                               ; point at location for next result
LOOP NEXT                            ; repeat until all values done

STOP:
NOP
CODE_HERE: ENDS

END START

; service divide by zero interrupt
DATA_HERE SEGMENT WORD PUBLIC
EXTRN BAD_DIV_FLAG: BYTE            ; let assembler know
                                     ; BAD_DIV_FLAG
                                     ; is in another assembly module
DATA_HERE ENDS

PUBLIC BAD_DIV                      ; make procedure BAD_DIV
                                     ; available to other
                                     ; assembly modules

```

```

INT_PROC_HERE SEGMENT WORD PUBLIC
    ; set up a segment for all interrupt
    ; service procedures
BAD_DIV PROC FAR
    ; procedure for type 0 interrupt
ASSUME CS: INT_PROC_HERE, DS: DATA_HERE
    PUSH AX
    ; save AX of interrupted program
    PUSH DS
    ; save DS of interrupted program
    MOV AX, DATA_HERE
    ; load DS value needed here
    MOV DS, AX
    MOV BAD_DIV_FLAG, 01
    ; set LSB of BAD_DIV_FLAG
    ; byte
    POP DS
    ; restore DS of
    ; interrupted program
    POP AX
    ; restore AX of
    ; interrupted program
    IRET
    ; return to next instruction in
    ; interrupted program
BAD_DIV ENDP
INT_PROC_HERE ENDS

```

END

كتب البرنامج الرئيسي في ملف مستقل عن الملف الذي كُتّب فيه إجرائية خدمة المقاطعة. وهذا ما يسوغ استخدام التوجيهين .PUBLIC و EXTRN.

نصرّح في بداية البرنامج الرئيسي بوجود قطاع يُسمى Data\_Here يحوي المعطيات التي سيعالجها البرنامج. ويطلب التوجيه WORD من المجمع بدء هذا القطاع في أول عنوان زوجي متاح. أما التوجيه PUBLIC فإنه يعرّف القطاع عمومياً، أي يمكن وحدات برمجية مكتوبة في ملفات خارجية الوصول إليه. ولما كانت كلمات الدخل قيماً مرمزة على 16 خانة، فإننا نستخدم التوجيه DW لتصريح هذه القيم. أما قيم النتائج فهي ثمانينيات، ولذا نستخدم التوجيه DB لجز أربعة مواقع ذاكرة لها. إضافة إلى ذلك، تُشحن تلك المواقع الأربع بقيمة الصفر بواسطة التوجيه DUP(0).

أما العبارة Scale\_Factor DB 09h فهي تحجز ثمانية خانة لتخزين العدد الذي سيقسم كافة قيم الدخل. وسبب استخدام DB بدلاً من EQU في تعريف المتحول Scale\_Factor هو أن القيمة المحددة بـ DB تكون موجودة في الذاكرة الحية RAM، ولذا يمكن تغييرها ديناميكياً في البرنامج. أما التوجيه EQU فإن يُعرف قيمة لا يمكن تغييرها إلا بإعادة تجميع البرنامج من جديد.

ثم يقوم البرنامج الرئيسي بتعريف مكدس لتخزين عنوان العودة والمعاملات المرررة من/إلى الإجرائية. ولذا يُعرف القطاع Stack\_Here بوضع مؤشر على قيمة المكدس بالعبارة Top\_Stack\_Label WORD مؤشر المكدس نحو الموقع الذي يلي قيمة المكدس مباشرة.

يلи ذلك تصريح راية الخطأ BAD\_DIV\_Flag، والمعرفة بالتوجيه PUBLIC، لكي تستطيع الوحدات البرمجية المكتوبة في ملفات خارجية من الوصول إليه. ومن أجل ذلك، يجب أن تُعرف هذه الراية في تلك الوحدات باستخدام التوجيه EXTERN، للدلالة على أن هذا المتحول موجود في ملف آخر.

وبكلمات أخرى، يسمح التوجيه PUBLIC بتصدير أسماء اللصاقات نحو الوحدات البرمجية الخارجية، في حين يسمح التوجيه EXTERN باستيرادها.

توجه العبارتان INT\_PROC\_here SEGMENT WORD PUBLIC و INT\_PROC\_here ENDS و INT\_PROC\_here المجمع لتعريف الإجرائية BAD\_DIV في قطاع اسمه INT\_PROC\_here.

يُعرف بذلك قطاع البرنامج بالعبارة CODE\_HERE SEGMENT WORD PUBLIC، وتشير الكلمة PUBLIC إلى أن القطاع يمكن جمعه مع قطاعات لها الاسم ذاته موجودة في وحدات برمجية خارجية.

ويفيد التوجيه ASSUME في تحديد القطاعات المنطقية المستخدمة، كقطاع البرنامج وقطاع المعطيات والمكدس. ثم تأتي

تعليمات الاستهلال التقليدية لسجل قطاع المكدس SS ومؤشر المكدس SP وسجل قطاع المعطيات DS. تشحن التعليمات الأربع التالية عنوان الإجرائية BAD\_DIV في الموقع المناسب في جدول متوجهات المقاطعة، إذ نستخدم هنا المقاطعة من النوع 0.

يجري بعد ذلك وضع قيمة ابتدائية مناسبة في السجل SI ليؤشر على بداية قيم الدخل، والسجل BX ليؤشر نحو بداية جدول النتائج، ويستخدم أيضاً السجل CX كعداد لقيمة الدخل المعالجة، فعندما يصبح CX=0 فهذا يعني أن جميع القيم قد قسمت.

ثم تبدأ عمليات المعالجة، إذ تُقرأ الكلمة دخل، وتوضع في السجل AX، ثم تُقسم على القيمة Scale\_Factor، وتتصبح نتيجة القسمة موجودة في السجل AL. فإذا كانت النتيجة كبيرة جداً بحيث يتعدّر تخزينها في ذلك السجل، تولدت مقاطعة من النوع 0، وهذا ما يدفع المعالج إلى القفز نحو إجراء خدمة المقاطعة، بعد الحصول على عنوانه من جدول متوجهات المقاطعة (المواقع من 0 إلى 3). ومن ثم، فالمعالج يقفز نحو الإجرائية Bad\_Div.

تبدأ الإجرائية Bad\_Div بتوجيه المجمّع بحيث يعرف أن اللصاقة Bad\_Div Flag تمثل متحولاً ذا ثمان خانات Byte، وأنه معروف في قطاع خارجي يُسمى Data\_Here. ثم نعرف الإجرائية Bad\_Div إجرائية عمومية Public بحيث يمكن وحدات برمجية خارجية الوصول إليها. يلي ذلك تعريف قطاع منطقي للمعطيات نسميه IN\_Proc\_here. نلاحظ أنه بالإمكان كتابة إجرائية المقاطعة في القطاع المنطقي للبرنامج الرئيسي ذاته، ولكن الفصل بينهما يجعل البرنامج الكلي أكثر منهجية.

تعرف العبارة Bad\_Div Proc FAR البداية الفعلية لإجرائية المقاطعة، وتوجه المجمّع لكي يخزن قيمة السجلين CS و IP عند القفز لأن الإجراء من النوع بعيد. كما تحدد العبارة ASSUME بداية الإجرائية وتخبر المجمّع بأسماء القطاعات الواجب استخدامها للبرنامج والمعطيات.

تبدأ بعدها الإجرائية بحفظ السجلات التي ستُستخدم داخله. وينبغي تطبيق هذه العملية في جميع إجرائيات المقاطعة. تُحفظ السجلات في المدرس، لترجع عند نهاية تنفيذ الإجرائية قبل تعليمات العودة RET\_I. وفي مثالنا، نحفظ السجلين DS و AX. ونوجه الانتباه إلى أهمية تخزين DS، إذ من الممكن أن تحدث المقاطعة عندما يكون البرنامج في قطاع معطيات مغایر لذلك القطاع المعروف في إجرائية المقاطعة. ولذا، يُفضل تخزين هذا السجل لأخذ الحبيطة.

ثم نشحن داخل السجل DS عنوان قطاع المعطيات المستخدم داخل إجرائية المقاطعة، وبعد ذلك نرفع راية الخطأ بكتابة القيمة 1 داخل الموضع BAD\_DIV\_FLAG. ونلاحظ أن الوصول إلى هذا المتحول أصبح ممكناً لأنّه قد عُرف في الملف الحالي كمتّحول خارجي، وفي البرنامج الرئيسي كمتّحول عمومي.

تسترجع الإجرائية، بعد رفع الراية، قيمة السجلين DS و CS، ثم تعود إلى البرنامج الرئيسي بالتعليمات RET\_I. تختلف هذه التعليمات عن التعليمات RET (وهي تعليمات العودة من الإجرائية)، بحيث تسترجع تلقائياً سجل الرايات المخزن في المدرس.

لند الآن إلى البرنامج الرئيسي. فبعد تنفيذ DIV، تُفحص الراية Bad\_Div\_FLAG فإذا لم تكن مرفوعة، أي قيمتها معدومة، فهذا يدل على عدم حدوث المقاطعة، ومن ثم فعملية القسمة صالحة. نخزن إذن خارج القسمة في الموضع الذي يؤشر عليه السجل BX. أما في حالة المعاكسة، أي عند حدوث مقاطعة، فإن المعالج يقفز إلى المعاقة SKIP مباشرةً دون أن يخزن خارج القسمة في جدول النتائج.

وفي كلتا الحالتين (حالة التخزين أو عدم التخزين) يمحو البرنامج راية الخطأ استعداداً لعمليّة القسمة التالية، ويزيّد مؤشر الدخل SI بمقدار 2، ومؤشر الخروج بمقدار 1، ثم يقفز إلى المعاقة LOOP بواسطة التعليمات NEXT، التي تفحص ذاتياً السجل CX قبل القفز.

## 2- أنواع المقاطعات في المعالج 8086

نعرض هنا بالتفصيل الطرائق المختلفة التي يتقطع فيها المعالج 8086، وطرائق استجابة المعالج لها. وسيشمل العرض كافة أنواع المقاطعات Interrupt Types، ولذا ليس من الضروري معرفة تفاصيل كل نوع من الأنواع من القراءة الأولى للنص، ولكن يمكن العودة إلى الفقرة المناسبة حين اللزوم.

### • النوع 0: القسمة على 0

يتقطع المعالج ذاتياً بهذا النوع عندما يتعرض لعملية قسمة على القيمة 0، أو عندما يكون خارج القسمة كبيراً إلى حد يحول دون ترميزه في سجل الوجهة. وفي حالة هذا النوع، يدفع المعالج سجل الراية إلى المدرس، ويوضع القيمة 0 في الرايتين IF و TF، ويدفع عنوان العودة إلى المدرس، ثم يجلب عنوان البداية لإجرائية خدمة المقاطعة من جدول متوجهات المقاطعة. فيشحن في السجل CS محتوى الموقعين 00h و 00h وفي السجل IP محتوى الموقعين 00h و 01h. ولما كانت الاستجابة لهذه المقاطعة آلية ولا يمكن إلغاؤها، فيجب توقعها عند استخدام التعليمتين DIV أو IDIV في البرنامج الرئيسي. ويمكن الحيلولة دون حدوث هذه المقاطعة بفحص المقسم عليه والتحقق أن قيمته تختلف عن 0 قبل القسمة.

يمكن لمعالجة هذا النوع من المقاطعات كتابة إجرائية خدمة لهذه المقاطعة كما في المثال السابق. ويتميز هذا الحل بمتانته، إذ ليس من الضروري اختبار المقسم عليه في كل مرة. فعند حدوث خطأ ما، يقفز المعالج إلى إجرائية خدمة المقاطعة للقيام بما يلزم. ويجب ألا ننسى، عند استخدام أي مقاطعة، كتابة عنوان البداية لإجرائية الخدمة في جدول متوجهات المقاطعة.

• النوع 1: مقاطعة التنفيذ الخطوي

نحتاج أثناء تطوير برنامج ما إلى تنفيذه تعليمة فتعلمية، لراقبته وتحقق صحة أدائه. إذ نفحص بعد كل تعليمات محتوى السجلات ووضع الريات، وإذا كانت القيم سليمة نطلب منه المتابعة. وبكلمات أخرى، يتوقف البرنامج في نمط التنفيذ الخطوي بعد كل تعليمات وينتظر إيعازات جديدة من المستثمر. يسمح النوع 1 من المقاطعات Trap بتحقيق هذا التنفيذ الخطوي Single-Step Interrupt. فعند تأهيل الراية TF يتعرض المعالج ألياً لمقاطعة من النوع 1 بعد كل تعليمات ينفذها. وعند ظهور هذه المقاطعة، يدفع المعالج سجل الريات إلى المدرس، ويضع القيمة صفر في الرايتين TF و IF، ثم يدفع محتوى السجلين CS و IP إلى المدرس لتخزين عنوان العودة. يجلب المعالج بعدها عنوان البداية لإجرائية خدمة المقاطعة من العنوانين 06h و 07h ويشحنها في السجل CS، كما يجلب العنوانين 04h و 05h ويضعهما في السجل IP.

ويجب لاستخدام هذا النوع من المقاطعة تحقيق ما يلي:

- وضع راية التنفيذ الخطوي TF على 1.
  - كتابة إجرائية خدمة المقاطعة المناسب، الذي يخزن كافة السجلات المستخدمة في الإجرائية.
  - شحن عنوان البداية في جدول متوجهات المقاطعة بدءاً من العنوان 04h وحتى 07h.
- أما محتوى الإجرائية فيختلف بحسب المهمة المطلوبة بعد التنفيذ الخطوي. فمثلاً، قد تتضمن الإجرائية إرسال قيمة السجلات إلى وحدة الإظهار ليفحصها المستثمر.
- يمكن تأهيل راية التنفيذ الخطوي اتباع التسلسل التالي:

|                    |                                  |
|--------------------|----------------------------------|
| PUSH F             | ; push flags on stack            |
| MOV BP, SP         | ; copy SP to BP for use as index |
| OR [BP + 0], 0100h | ; set TF bit                     |
| POPF               | ; restore FLAG                   |

ولإلغاء هذه الراية تُستبدل بالتعليمات OR التعلية  
.AND [BP + 0], FEFFh

• النوع 2: المقاطعة غير القابلة للحجب

يتعرض المعالج 8086 لمقاطعة من النوع 2، عند ظهور جبهة هابطة على مدخله NMI (ويقصد بجبهة هابطة انتقال مستوى الإشارة المطبقة على المدخل NMI من المستوى المرتفع إلى المستوى المنخفض). واستجابةً لهذه المقاطعة، يدفع المعالج سجل الراية إلى المدرس، ويلغي عمل الرايتيين TF و IF، كما يدفع محتوى السجلين CS و IP إلى المدرس لتخزين عنوان العودة. ثم يجلب عنوان البداية لإجرائية خدمة المقاطعة من جدول متوجهات المقاطعة، فيشحن في السجل IP محتوى الموقعين h 08h و 09h، وفي السجل CS محتوى الموقعين Ah 0Ah و .0Bh.

توصف هذه المقاطعة بأنها غير قابلة للحجب، لأن المعالج لا يستطيع إلغاءها ببرمجياً. فعند ظهور الجبهة الهابطة على المدخل NMI، يقفز المعالج حتماً إلى إجرائية خدمة المقاطعة الموافقة.

تفيد هذه المقاطعة في إعلام المعالج بحدث خارجي. فقد يُوصل إلى ذلك المدخل محس الضغط لغلاية مثلاً. فإذا ارتفع الضغط فوق حد معين، فإن المحس يرسل إشارة مقاطعة إلى المعالج. وفي هذه الحالة، تستطيع إجرائية خدمة المقاطعة إعطاء أمر لإطفاء الغلاية، وفتح صمام الضغط، وتشغيل الإنذار. وثمة استخدام شائع آخر لهذه المقاطعة، وهو تخزين معطيات البرنامج عند حدوث خلل في التغذية. إذ تسمح دارات خارجية بتحسس خلل التغذية، وترسل إشارة المقاطعة NMI إلى المعالج. ولما كان الزمن اللازم لانقطاع التيار كبيراً بالمقارنة بزمن تنفيذ التعليمات، فإن المعالج يستطيع خلال هذا الزمن، وبعد وصول المقاطعة، تخزين المعطيات المهمة في القرص الصلب، أو في أي وسيلة من وسائل التخزين الثابتة. وعند عودة

التيار، تُسترجع أولاً المعطيات المخزنة، ويتابع المعالج العمل دون ضياع لأي معلومة.

• النوع 3: مقاطعة نقطة التوقف

تتولد مقاطعة نقطة التوقف Break Point بتنفيذ التعليمة 3 INT. إن الاستخدام الرئيسي لهذه المقاطعة هو إضافة نقطة توقف إلى البرنامج. ويقصد بذلك توقف المعالج عن تنفيذ البرنامج عند وصوله إلى تعليمة معينة، وهذا ما يسمح بفحص محتوى سجلاته، والتوثيق من صحة تنفيذ البرنامج.

وتحتارف نقطة التوقف عن التنفيذ الخطوي، في أن المعالج قد ينفذ عدة تعليمات قبل الوصول إلى نقطة التوقف. أما في حالة التنفيذ الخطوي فالمعالج يتوقف حتماً بعد كل تعليمية.

لذا، عند وضع نقطة التوقف في برنامج ما تُضاف التعليمة INT 3 في تلك النقطة، فيقوم المعالج عند تنفيذ هذه التعليمة بدفع سجل الراية إلى المدرس، ويوضع القيمة 0 في الرايتين TF و IF، كما يدفع السجلين CS و IP إلى المدرس لتخزين عنوان العودة. يجلب المعالج بعد ذلك عنوان البداية لإجرائية خدمة المقاطعة من جدول متوجهات المقاطعة من الموقع 0Ch وحتى 0Fh. أما الإجرائية ذاتها فتختزن كافة السجلات في المدرس. وتحتارف المهمة التي تقوم بها تبعاً للنظام، فقد تقوم وحدة إظهار مثلاً بإخراج السجلات على الشاشة حتى يستطيع المستثمر تحقق برنامجه.

• النوع 4: مقاطعة الفائض

ترفع راية الفائض OF إذا تعذر تمثيل ناتج عملية حسابية معينة في سجل الوجهة أو في موقع من الذاكرة. فعلى سبيل المثال، إذا أضفنا العدد ثماني الخانات ذا الإشارة 0110 1100<sub>DEC</sub> (108) إلى العدد ثماني الخانات ذي الإشارة 0101 0001<sub>DEC</sub> (81)، فإن النتيجة ستكون

$1011\ 1101\ 189_{DEC}$ ). إن هذه النتيجة صحيحة إذا كان الجمع لأعداد بلا اشارة. أما في حال الأعداد ذات الاشارة، فيidel الرقم 1 في الخانة العليا على أن العدد سالب، ومرمز بالإتمام إلى 2. ومن ثم، تُفهم النتيجة على أنها مساوية لـ  $-67_{DEC}$ ، وهذا خطأ.

توجد للحيلولة دون وقوع هذه الأخطاء طريقتان رئيسيتان. الأولى تعتمد على القفز عند الفائض (تعليمية J0) وتُستخدم بعد التعليمية الحسابية مباشرة. فإذا كانت راية الفائض مرفوعة بسبب العملية الحسابية، فسيقفز المعالج إلى العنوان المحدد بالتعليمية J0؛ وفي ذلك العنوان يعالج الخطأ على الوجه المناسب. أما الطريقة الثانية فتعتمد على اكتشاف خطأ الفائض بالمقاطعة. ويجري ذلك بتعليمية INTO التي توضع مباشرة بعد التعليمية الحسابية في البرنامج. فإذا لم تُرفع راية الفائض عند تنفيذ INTO، فإن التعليمية ستتصرف كتعليمية NOP. وإلا، فإنها ستولّد مقاطعة من النوع 4. واستجابة لهذه المقاطعة، يدفع المعالج سجل الراية إلى المدرس، ويضع القيمة 0 في الرايتين TF و IF، ويدفع السجلين CS و IP إلى المدرس. ثم يجلب المعالج عنوان البداية لإجرائية خدمة المقاطعة من جدول متوجهات المقاطعة من الموقع 010h وحتى 013h.

يُعالج خطأ الفائض داخل إجرائية المقاطعة، فقد توضع قيمة تدل على الخطأ في موقع ما من الذاكرة، كما فعلنا في المثال BAD\_DIV. ومتماز الطريقة الثانية عن الأولى بأنها يمكن الوصول إليها من أي مكان في البرنامج.

#### • المقاطعات البرمجية 0 إلى 255

يمكن أن تستخدم تعليمية INT لتوليد مقاطعة من أي نوع من الأنواع الممكنة، ويُحدد النوع في التعليمية ذاتها. فمثلاً، تؤدي التعليمية INT 32 إلى توليد مقاطعة من النوع 32. وعند حدوث مثل هذه المقاطعات البرمجية، يدفع المعالج سجل الراية إلى المدرس،

فيضع القيمة 0 في الرايتيين TF و IF ويخزن السجلين CS و IP في المدرس للحفظ على عنوان العودة. يجلب المعالج بعد ذلك عنوان البداية لإجرائية خدمة المقاطعة بحسب النوع المحدد في التعليمية. فمثلاً، يجلب المعالج عنوان إجرائية المقاطعة من النوع 32 من الموقع  $32 * 4 = 128$  (أي 80h) و 81h، ويشحنه في السجل IP. كما يضع في السجل CS محتوى العنوان 82h و 83h.

تفيد المقاطعات البرمجية في اختبار إجرائيات خدمة المقاطعة. فعلى سبيل المثال، يمكن استخدام INT 0 لتوليد مقاطعة برمجية من النوع 0 (القسمة على 0)، دون الحاجة إلى تنفيذ برنامج القسمة. كما يمكن استخدام التعليمية INT 2 لتنفيذ إجرائية المقاطعة المرتبطة بالدخل NMI دون ظهور إشارة مقاطعة خارجية.

وثمة قائمة مهمة أيضاً للمقاطعات البرمجية، وهي استدعاء الإجرائيات المطلوبة من أي برنامج. ففي الحاسوب الشخصي PC، توجد مجموعة من الإجرائيات المضمنة في الذاكرة ROM، بحيث تؤدي كل إجرائية منها عملاً معيناً، مثل قراءة حرف من لوحة المفاتيح أو كتابة بعض المحارف على الشاشة أو قراءة محارف من القرص. تسمى مجموعة الإجرائيات هذه إجرائيات الدخل والخرج الأساسية BIOS (Basic Input Output Subroutines) بواسطة تعليمية INT. فمثلاً، إذا أردنا إرسال بعض المحارف إلى الطابعة في حاسوب شخصي، فبالإمكان استخدام إجرائية BIOS مخصصة لذلك (يستدعى بذلك INT 17).

مثال:

```
STACK_HERE SEGMENT STACK
DW 200 DUP(0)           ; set aside 200 words for stack
STACK_TOP LABEL WORD    ; assign name to word
                        ; above stack top
STACK_HERE ENDS
CHAR_COUNT EQU 27
```

```

DATA_HERE SEGMENT
MESSAGE DB 'Hello there, How are you'
MESSAGE_END DB 0Dh, 0Ah      ; return and line feed
DATA_HERE ENDS

CODE_HERE SEGMENT
ASSUME CS: CODE_HERE, SS: STACK_HERE, DS: DATA_HERE
    MOV AX, STACK_HERE      ; initialize stack segment register
    MOV SS, AX
    MOV SP, OFFSET STACK_TOP ; initialize stack pointer
    MOV AX, DATA_HERE        ; initialize data segment
    MOV DS, AX
    MOV AH, 01                ; initialize pointer port
    MOV DX, 0                  ; to use printer port 0
    INT 17h                   ; call procedure
                                ; to initialize printer port
    LEA BX, MESSAGE           ; get to start of message
    MOV CX, CHAR_COUNT        ; set up a count variable

AGAIN:
    MOV AX, 0                  ; code to tell procedure
                                ; to send character
    MOV AL, [BX]               ; load character to be sent into AL
    INT 17h                   ; send character to printer
    CMP AH, 01h                ; if character not printed
    JNE NEXT                  ; then AH=1

NOT_RDY:
    STC                      ; set carry to indicate
                                ; message not sent
    JMP EXIT                  ; leave loop

NEXT:
    CLC                      ; clear carry flag to show
                                ; character is sent
    INC BX                   ; address of next character
    LOOP AGAIN                ; send the next character

EXIT:
    NOP
CODE_HERE ENDS

END

```

نلاحظ في هذا المثال أن السجلات AL, AH, DX مستخدمة لتمرير المعاملات إلى الإجرائية. ونلاحظ أيضاً أن الإجرائية مستخدمة في عمليتين مختلفتين، وهما تهيئة بوابة الطابعة، وإرسال محرف إلى الطابعة.

تُحدد العملية المطلوبة بالإجرائية بواسطة العدد المرر في السجل AH. فإذا كان AH يساوي 1، فالهدف من الإجرائية هو تهيئة بوابة الطابعة، أما إذا كان AH يساوي 0 فالمطلوب هو إرسال المحرف المخزن في السجل AL. وأما إذا كانت قيمة السجل AH تساوي 2، فـ الإجرائية المطلوبة هي قراءة حالة الطابعة وتخزينها في السجل AH. إذا لم تنجح محاولة طباعة الحرف لسبب ما، مثلًا قد تكون الطابعة غير جاهزة أو غير مهيأة أو مشغولة أو خالية من الورق، فإن العدد 01 يُعاد في السجل AH.

الميزة الرئيسية لاستدعاء الإجرائيات بهذه الطريقة هي الاستغناء عن ضرورة تخزين عنوان البداية للإجرائية. فكل ما يجب معرفته هو نوع المقاطعة الواجب استخدامها ودلالة السجلات اللازمة لتمرير المعاملات.

#### • مقاطعات الكيان الصلب 0 إلى 255

يسمح مدخل المعالج INTR بإشارات خارجية أن تقطع عمل المعالج. وخلافاً للمدخل NMI، فإن المقاطعات على هذا المدخل يمكن إلغاؤها (أو حجبها) ببرمجياً. فإذا كانت راية المقاطعة IF تساوي 0، حُجبت المقاطعات على المدخل INTR. و يمكن محو راية المقاطعة IF بواسطة التعليمية CLI. و يؤهل المدخل INTR من جديد عند كتابة القيمة 1 في الراية IF بواسطة التعليمية STI.

عند إقلاع المعالج 8086 تمحى راية المقاطعة IF ألياً. ولذا، ينبغي كتابة القيمة 1 في الراية IF لكي يستطيع المعالج استقبال المقاطعات على المدخل INTR. ويكون السبب وراء المحو الذاتي عند الإقلاع، في

السماح للمعالج باستهلاك الطرفيات الموصولة به قبل أن يصبح جاهزاً لاستقبال المقاطعات منها. فالماء مثلاً يحتسي القهوة الصباحية قبل أن يصل الهاتف و يصبح مستعداً لاستقبال المقاطعات منه!

تمحى رأية المقاطعة ذاتياً أيضاً عندما يستجيب المعالج لأي مقاطعة أخرى. و يحدث ذلك لسبعين:

- منع أي إشارة على المدخل INTR من مقاطعة إجرائية خدمة المقاطعة أكثر أولوية. ومع ذلك يمكن تأهيل رأية المقاطعة IF داخل إجرائية الخدمة لتأهيل المدخل INTR والسماح لهذه المقاطعات بأن توقف إجرائية الخدمة الحالية.

- الحيلولة دون حدوث عدد غير منتهٍ من المقاطعات بسبب المدخل INTR. فهذا المدخل فعال على المستوى المرتفع للإشارة. فإذا وُجدت مثل هذه الإشارة وكانت رأية المقاطعة IF مرفوعة فإن المعالج يقفز إلى إجرائية المقاطعة الموافقة. فإذا لم تحجب المقاطعة ذاتياً مع القفز إلى إجرائية الخدمة، يُقاطع المعالج ثانيةً وثالثةً مادامت الإشارة ذات المستوى المرتفع موجودة على المدخل INTR.

تؤدي التعليمية IRET في نهاية الإجرائية إلى استرجاع سجل الرياحات، وتأهيل مدخل المقاطعة INTR من جديد. فإذا كان مستوى الإشارة مرتفعاً يُقاطع المعالج من جديد.

تختلف استجابة المعالج للمقاطعة INTR بعض الشيء عن باقي المقاطعات. ويكمّن الاختلاف الرئيسي في أن تحديد نوع المقاطعة الذي تحدده وحدة طرفية خارجية بدلاً من أن يكون محدداً سلفاً.

يقوم المعالج أولاً بإشعاع الطرفيات بقبوله للمقاطعة INTR بواسطة الخرج INTA. وهدف هذا الإشعار، الحصول على نوع المقاطعة المطلوب تنفيذها. وعندما يستقبل المعالج نوع المقاطعة، يدفع سجل الرياحات إلى المدرس، ويمسح الرايتين IF و TF، كما يدفع محتوى السجلين CS و IP إلى المدرس لتخزين عنوان العودة. ثم يستخدم بعد ذلك قيمة النوع المقروءة من الوحدة الطرفية الخارجية لجلب عنوان

البداية لإجرائية خدمة المقاطعة. فيشحن في السجل IP محتوى الذاكرة ذات العنوان: 4x (نوع المقاطعة)، ويوضع في السجل CS محتوى الذاكرة ذات العنوان: 4x (نوع المقاطعة) + 2.

يفيد تحديد نوع المقاطعة بطرفية خارجية في إمكان وصل عدة طرفيات معاً على خط المقاطعة ذاته INTR. وتختلف هذه الطرفيات بعضها عن بعض، بنوع المقاطعة التي ترسلها. فتُعطى كل طرفية رقمًا مختلفاً عن غيرها، تستخدمة في تحديد نوع المقاطعة، ويكتب لكل طرفية إجرائية خدمة تتناسب مع النوع المحدد لها.

#### ملاحظة: أولويات المقاطعة في المعالج 8086

السؤال الذي يطرح ذاته هو: ماذا يحدث إذا ظهرت مقاطعات معاً في الوقت نفسه؟ والجواب أن المقاطعة ذات الأولوية العليا تُخدم أولاً. وبعد انتهاء خدمتها، ينتقل المعالج إلى المقاطعة التي تليها في سلم الأولوية فيخدمها، وهكذا...

يظهر الشكل 15 أولويات المقاطعات في المعالج 8086.

| الأولوية | المقاطعة                                   |
|----------|--|
| العليا   | القسمة على الصفر INTO INT n<br>NMI<br>INTR |
| الدنيا   | التنفيذ الخطوي                             |

الشكل 15: أولويات المقاطعة في المعالج 8086.

وكمثال أول لنفترض أن المدخل INTR مؤهل، فيستقبل المعالج المقاطعة INTR أثناء تنفيذه لعملية القسمة. ولنفترض أن عملية القسمة قد ولدت مقاطعة من النوع 0 (القسمة على 0). ولما كانت المقاطعة من النوع 0 ذات أولوية أعلى من المقاطعة INTR، فإن المعالج يخدم أولاً المقاطعة من النوع 0. وفي بدايةإجرائية، يحجب المعالج المقاطعات بمسحه للرايتين IF و TF. وبعد تنفيذ التعليمية IRET في نهاية إجرائية المقاطعة من النوع 0، يسترجع قيم الرايات كما كانت قبل حدوث مقاطعة النوع 0. وهذا ما يؤهل ثانيةً المدخل INTR، ومن ثم يقفز المعالج إلى إجرائية المقاطعة INTR.

يظهر تسلسل مشابه للعمليات إذا كان المعالج 8086 ينفذ إجرائية المقاطعة 0 INT n أو INT 0 عند ظهور المقاطعة INTR.

لنفترض في المثال الثاني ظهور إشارة ذات جبهة صاعدة (أي إن الإشارة انتقلت من المستوى المنخفض إلى المستوى المرتفع) على مدخل المعالج NMI أثناء تنفيذه للتعليمية DIV. ولنفترض أن هذه التعليمية قد ولدت مقاطعة من النوع 0 (القسمة على 0). ولما كان المعالج يفحص مقاطعاته داخلياً قبل فحص المقاطعة NMI، فإنه يدفع إلى المدرس بسجل الرايات، ويمسح الرايتين TF و IF، ويدفع عنوان العودة إلى المدرس، ويقفز إلى بداية إجرائية المقاطعة من النوع 0. ولما كان المدخل NMI لا يُحجب ببرمجياً، فإن المعالج يستجيب للمقاطعة NMI. وبمعنى آخر، فإن المعالج يدفع الرايات إلى المدرس، ويمسح الرايتين TF و IF، ويخرن عنوان العودة، ثم يقفز إلى عنوان البداية لإجرائية المقاطعة NMI. وبعد أن ينتهي المعالج من تلك الإجرائية، يعود إلى إجرائية المقاطعة من النوع 0، فيتمه ويعود بعد ذلك إلى البرنامج الرئيسي.

لتأخذ الآن حالة مقاطعة التنفيذ الخطوي. فإذا رفعت راية التنفيذ الخطوي TF يتعرض المعالج لمقاطعة من النوع 1 بعد تنفيذ كل تعليمية. ولكن أثناء استجابته لهذه المقاطعة، يمسح الراية TF، وهذا ما يحول دون توليد هذه المقاطعة أثناء تنفيذ إجرائية الخدمة.

ومن جهة أخرى، إذا تقطّع المعالج بمقاطعة تختلف عن التنفيذ الخطوي وكانت رأية التنفيذ الخطوي مرفوعة، فإنه يقفز إلى إجرائية خدمة المقاطعة من النوع 1 قبل أن يقفز إلى إجرائية خدمة المقاطعة الأخرى. ذلك أن أولوية التنفيذ الخطوي أعلى من بقية المقاطعات. وإذا أردنا تتبع المعالج خطوياً أثناء تنفيذه لإجرائية المقاطعة، وجب تأهيل هذه الرأية (TF) داخل إجرائية المقاطعة.

## الفصل الخامس

# الحواسيب التفرعية

### 1 مقدمة

تتطلب بعض التطبيقات المعلوماتية إنجاز كميات كبيرة من العمليات الحسابية في وقت محدد، مثل التطبيقات التي تتعامل مع الصور الرقمية أو الصوت الرقمي. ففي تلك التطبيقات يمكن اتباع أحد حلين لتحقيق المتطلبات الحسابية:

- إما استخدام معالج ذي تردد عمل مرتفع وذي بنية متطرفة لكي يستطيع إنجاز الكم الهائل من العمليات في الوقت المحدد. ولكن هذه الأسلوب غير متاح دوماً، لأن العمل المطلوب من المعالج، وإن ازدادت سرعته، قد يبقى أكبر من طاقته.
- أو استخدام أكثر من معالج في الحاسوب ذاته للقيام بالمهام المطلوبة. ويُقسم العمل بين هذه المعالجات، التي تقوم باداء المطلوب منها على التوازي. ومن هنا سميت هذه البني الحواسيب المتوازية أو التفرعية Parallel Computers.

نعطي في هذا الفصل لمحة إلى الحوسبة التفرعية، فنصف أول وأهم المبادئ المستخدمة في الحواسيب التفرعية، ثم نعرض التصنيف المعتمد لهذه الحواسيب.

## 2 مبادئ الحواسيب التفرعية

### 1-2 قانون أمدال

وضع العالم أمدال AMDAHL قانوناً في عام 1967 يسمح بحساب معدل التسريع الناتج من استخدام عدة معالجات بدلاً من معالج واحد. فإذا فرضنا أن الزمن اللازم لتنفيذ البرنامج بواسطة معالج وحيد تفيناً كاملاً هو  $T$ ، وإذا وزع الجزء  $f$  من البرنامج (حيث  $0 < f < 1$ ) على عدد لا نهائي من المعالجات، فإن زمن تنفيذ البرنامج الكلي سيصبح:  $T(1-f)$ . ومن ثم يكون معدل التسريع الحاصل  $R$  هو:

$$R = \frac{T}{T(1-f)} = \frac{1}{1-f}$$

نستنتج مما سبق، أنه في الحالة المثلثي لا نستطيع أن نقلص زمن التنفيذ الكلي إلى أكثر من  $\frac{1}{1-f}$ . ونقترب من هذه النسبة كلما ازداد عدد المعالجات العاملة بالتوازي.

مثال:

إذا افترضنا أن نصف البرنامج قد وزع على أربعة معالجات، فما هو معدل التسريع الأمثل الممكن الحصول عليه؟ بمقتضى قانون أمدال، فإن معدل التسريع في حال وجود عدد لا نهائي من المعالجات هو:

$$R = \frac{1}{1-f} = \frac{1}{1-0.5} = 2$$

ولكن عدد المعالجات المستخدمة في مثالنا محدود (وهو أربعة)، لذا فالזמן الأمثل لتنفيذ الجزء الموزع على  $N$  معالج هو  $T_{exe} = \frac{f \cdot T}{N}$  حيث  $f \cdot T$  زمن التنفيذ الأمثل.

وفي مثالنا نجد:

$$T_{exe} = \frac{0.5 T}{4} = \frac{1}{8} T$$

ويكون الزمن اللازم لتنفيذ البرنامج الكامل هو:

$$T(1 - \frac{1}{8}) = \frac{7}{8} T$$

ومن ثم يصبح معدل التسريع  $R$  الممكن الوصول إليه:

$$R = \frac{T}{\frac{7}{8} T} = \frac{8}{7} = 1.14$$


وهكذا نجد أن معدل التسريع  $R$  يبتعد عن تلك القيمة المعطاة بقانون أمدال، وذلك بسبب استخدام عدد محدود (منته) من المعالجات. وتُعد هذه القيمة حداً أعلى لا يمكن تحقيقه، لأنه في التطبيق الفعلي تحتاج المعالجات إلى تمرير بعض المعلومات الثانوية فيما بينها لإنجاز المهام المطلوبة منها. ومن ثم، فإن معدل التسريع الفعلي يكون غالباً أدنى من المعدل الأمثل.

## 2-2 مبدأ المعالجة التواردية

ذكرنا سابقاً أن المراحل الأساسية لتنفيذ تعليمة ما هي:

- مرحلة الجلب Fetch: وفيها يقرأ المعالج رمز التعليمة من الذاكرة.
- مرحلة فك الترميز Decoding: يقوم المعالج بتحليل الرمز المقرئ لمعرفة ما يجب أداؤه.
- مرحلة التنفيذ Execution: بعد تحليل التعليمة، قد يضطر المعالج إلى جلب بعض المعاملات من الذاكرة. إن هذه العملية ضرورية لتنفيذ التعليمة. فمثلاً، يتطلب تنفيذ التعليمة [SI] MOV A قراءة محتوى الذاكرة المؤشر عليها بالسجل SI.
- مرحلة التخزين Storage: قد تتطلب بعض التعليمات تخزين النتيجة النهائية في الذاكرة. ويجري ذلك في هذه المرحلة.

ينفذ المعالج «التقليدي» تعليمات البرنامج واحدة تلو الأخرى تنفيذاً تسلسلياً. وبين الشكل 1 تمثيلاً لراحل التنفيذ التسلسلي.




الشكل 1: مراحل التنفيذ التسلسلي في المعالجات التقليدية.

وعلى سبيل المثال، فإن عمل هذا المعالج يشبه دور العامل في مصنع السيارات الذي كلف بتأدية كل عمليات الإنتاج. إذ يجب عليه أن يصنع الهيكل المعدني، فإذا فرغ منه وضع المحرك فيه، وبعد ذلك، ضمن المقاعد وأخيراً، يلصق بطاقة تحدد سعر السيارة!

ومن البديهي، أن تسريع العمل في المعمل يقتضي توظيف عدة عمال على خط الإنتاج، يختص كل منهم بجزء من العملية الإنتاجية. فمثلاً، يختص الأول بصناعة الهيكل المعدني، والثاني بتركيب المحرك، والثالث بوضع المقاعد، والأخير بالصاق سعر السيارة.

إن المبدأ ذاته يمكن تطبيقه في حالة المعالجات. فبدلاً من إجراء المراحل الأربع تسلسلياً، يمكن تنفيذها دفعة واحدة إذا توفرت لكل مرحلة وحدة تخصصية مناسبة. يسمى ذلك المبدأ التوارد Pipelining وقد سمي بذلك، لأن كل وحدة تخصصية تورد نتائجها إلى الوحدة التي تليها عند إنهاء مهمتها عبر «قناة» تسمى قناة المواردة Pipeline.

وقد يوجد في بعض المعالجات المتقدمة وحدة متخصصة لجلب التعليمات، وأخرى متخصصة بتحليلها، ووحدة ثالثة متخصصة بتنفيذها، وأخرى متخصصة في تخزين النتائج. وعندئذٍ تُنفذ التعليمات وفق المخطط الزمني الموضح في الشكل 2.



الشكل 2: التنفيذ وفق مبدأ التوارد.

نجد من المخطط السابق، أن التعليمية الأولى قد احتاجت إلى أربعة أدوار للتنفيذ - مثلها كمثل أي تعليمية في المعالج التقليدي، في حين استغرق تنفيذ التعليمية 4 دوراً واحداً فقط، وكذلك التعليمات التالية لها. نستنتج إذن أن وجود الوحدات المتخصصة الأربع قد قلص زمن التنفيذ إلى الرابع تقريباً، ما عدا التعليمية الأولى التي يبقى زمن تنفيذها دون تغيير، وتسمى اللحظة التي ينتهي فيها تنفيذ التعليمية الأولى لحظة انتهاء القناة، وذلك لأن لكل وحدة متخصصة نتيجة جاهزة بدءاً من تلك اللحظة.

ولقد ذكرنا أن نسبة التسريع الناتجة هي -على وجه التقريب- متساوية لأربعة. ويكمّن السبب في كونها تقريبية في أن بعض

التعليمات «تحطم» التنفيذ التسلسلي للبرنامج مثل تعليمات القفز. فهذه التعليمات تؤدي إلى إفراغ القناة، ثم ملئها مجدداً بعد إنجاز عملية القفز، وهذا ما يبطئ سرعة تنفيذ البرنامج.

## 3-2 تطبيق التوارد على المعطيات

ذكرنا سابقاً أن للذاكرة زمناً يحدد سرعة استجابتها ويسمى زمن النفاذ Access Time. إن هذا الزمن يفصل بين لحظة طلب المعلومة من الذاكرة ولحظة الحصول عليها، في حالة القراءة منها؛ أو بين لحظة تقديم المعلومة المراد كتابتها ولحظة انتهاء الكتابة، في حالة الكتابة فيها.

جعل التقدم الذي شهدته تقانة المعالجات الصغرية زمن النفاذ إلى الذاكرة عقبة يجب تجاوزها، وذلك لتسرير التخاطب معها. وهذا ما يحول دون الاستفادة من كامل أداء المعالجات.

لقد سمحت تقانة تصنيع الذواكر بتقليل زمن النفاذ، ولكنه مع ذلك بقي دون متطلبات المعالجة السريعة. ولذا توجه البحث نحو تقنية جديدة في تبادل المعطيات مع الذاكرة، وهي توارد المعطيات Data Pipeline.

تنص هذه التقنية على وضع عناوين المزاد استخداماًها في قناة الدخل، وتقوم الذاكرة بقراءة هذه العناوين ووضع المعطيات في قناة الخرج. تحتوي هذه الذاكرة إذن على وحدتين: تهتم الأولى بتحصيل العناوين من المعالج، و تقوم الثانية بوضع المعطيات في الخرج كما هو موضح في الشكل 3.




الشكل 3: توارد المعطيات في المذكرة.

#### 4-2 البنية السُّلْمِي الفائق

كما ذكرنا آنفاً، تزداد سرعة تنفيذ البرنامج عند تطبيق مبدأ التوارد. ووفقاً لذلك المبدأ، يقوم المعالج بإنجاز مراحل تنفيذ التعليمية الأربع تنفيذاً متوازيًّا، ولكن لا ينفذ إلا تعليمات واحدة في وقت واحد.

لتحسين الأداء، عمدت بعض الشركات إلى تصنيع معالجات عالية الأداء تستطيع جلب عدة تعليمات في وقت واحد وتحليلها وتنفيذها وتخزين النتائج. وبمعنى آخر، ينفذ المعالج عدة تعليمات في آنٍ واحد. توصف هذه المعالجات بأنها معالجات سُلْمِية فائقة Superscalar. يوضح الشكل 4 آلية تنفيذ التعليمات في تلك المعالجات.



الشكل 4: تنفيذ التعليمات في المعالجات السلمية الفائقة.

نلاحظ في الشكل 4، كما هو حال التوارد، أن تنفيذ أول دفعه من التعليمات تتطلب زمناً قدره أربعة دوار، في حين لا تحتاج الدفعات التالية إلا إلى دور واحد.


يملك المعالج السلمي الفائق عدة وحدات حسابية ومنطقية ALU تعمل على التوازي، وهذه الوحدات تبرمج بتعليمات مرمزة على عدد

كبير من الخانات (مثلاً 96 bits)، وتسمى بالتعليمات ذات الكلمات العريضة جداً (Very Large Instruction Word). وكمثال على هذا البنيان نأخذ المعالج Pentium الذي يملك وحدتي حساب للأعداد الصحيحة Integers، ويمكنهما العمل معاً إذا توافرت الشروط الملائمة لذلك.

## 5- بنية هارفرد

رأينا سابقاً أن المعالج يستعمل الذاكرة لتخزين المعطيات والبرنامح معاً. فهو إذن يتصل بالذاكرة بواسطة مسرى وحيد. إن لهذا البنيان أثراً مباشراً في أداء الحاسوب. فالمعالج لا يستطيع قراءة تعليمة من الذاكرة وكتابية نتيجة عملية سابقة في آنٍ واحد، وسبب ذلك استخدامه للمسرى ذاته للنفاذ إلى الذاكرة. لتحسين الأداء، اعتمدت بعض الشركات المصنعة بنياناً ذا مسرين مستقلين:

- المسري الأول يتصل بذاكرة البرنامج، ويناط به نقل التعليمات من الذاكرة إلى المعالج.
- المسري الثاني يتصل بذاكرة المعطيات، ويسمح بتبادل المعطيات بين الذاكرة والمعالج. يسمى هذا البنيان بنيان هارفرد، وهو موضح في الشكل 5.



الشكل 5: بنيان هارفرد.

تتمتع المعالجات ذات بنية هارفرد بالقدرة على النفاذ إلى الذاكرتين في آنٍ واحد. ومن ثم، فجلب التعليمات في تلك المعالجات لا يعوق تبادل المعطيات مع الذاكرة، وهذا من شأنه أن يرفع أداء الحاسوب.

ونذكر كمثال على هذا البنيان معالجات الإشارة الرقمية DSP (Digital Signal Processor)، وهي معالجات صغيرة لها بنية موجّهة لتنفيذ الخوارزميات المصادر في تطبيقات الصوت الرقمي والصورة الرقمية، وما شابههما...

تكمّن المثابة الرئيسية لهذا البنيان في عدد المرابط الكبير. فللمعالج مسربان بدلًا من مسرى واحد، وهذا ما يزيد من حجمه ومن عدد مرابطه، ومن ثم يصبح توصيله داخل النظام معقدًا.

### 3 تصنیف البني الفرعية

إن التنوع الكبير في الحواسيب التفرعية ومبادئها، وطرق الاتصال البينية، يجعل تمييزها أمراً شاقاً. وفي الواقع، وُضعت معايير كثيرة لتصنيف الحواسيب التفرعية في مجموعات، بحيث يكون لكل مجموعة سماتها المميزة، وملامحها الخاصة بها. ولكن إيجاد مثل هذا التصنيف الشمولي الذي ينطبق على جميع الحواسيب التفرعية أمر محال، إذ يمكن دوماً إيجاد بني تفرعية تنتمي إلى أكثر من مجموعة في آنٍ واحد، كما يمكن إيجاد بني تفرعية أخرى لا يمكن تصنيفها في أي مجموعة.

تخرج مناقشة نقاط الاختلاف بين معايير التصنيف عن مضمار هذا الفصل. لذا سنكتفي هنا بذكر التصنيف الأكثر شيوعاً، والذي اقترحه العالم فلين Flynn في عام 1967.

صنف فلين الحواسيب التفرعية وفق معيارين هما:

- تدفق التعليمات;
- تدفق المعطيات.

فقد تكون التعليمات موحدة بين العقد الحسابية أو مختلفة فيما بينها، وكذلك قد تكون المعطيات موحدة أو مختلفة. وبذا، نحصل على أربع فئات ممكنة هي:


- البنية ذات التعليمات الموحدة والمعطيات الموحدة SISD (Single Instruction - Single Data)
  - البنية ذات التعليمات الموحدة والمعطيات المختلفة SIMD (Single Instruction - Multiple Data)
  - البنية ذات التعليمات المختلفة والمعطيات الموحدة MISD (Multiple Instruction - Single Data)
  - البنية ذات التعليمات المختلفة والمعطيات المختلفة MIMD (Multiple Instruction - Multiple Data)
- و سنعرض هذه البنى تباعاً.

### 3-1 البنية ذات التعليمات الموحدة والمعطيات الموحدة

وهي تمثل بنية المعالج التقليدي (الذي ينطبق عليه قانون فون نويمان)، إذ يملك هذا المعالج ممراً وحيداً للتعليمات، وممراً وحيداً للمعطيات.

### 3-2 البنية ذات التعليمات الموحدة والمعطيات المختلفة

في هذه البنية، تُوزع التعليمية المراد تنفيذها على جميع العقد، وتقوم هذه العقد بتنفيذ التعليمية ذاتها ولكن على معطيات مختلفة. فإذا أردنا، مثلاً، تنفيذ عملية ضرب لـ  $N$  رقمًا بالقيمة 2، فتُوزع أولاً تعليمية الضرب على العقد، ثم تُوزع الأرقام ( $N$ ) على العقد، ثم تقوم كل عقدة بإجراء عملية الضرب داخلياً. وهذا، تحتاج هذه البنية إلى زمن تنفيذ عملية ضرب واحدة لإجراء  $N$  عملية ضرب. تمثل هذه البنية بالخطط الموضح في الشكل 6.



الشكل 6: البنية التفرعية SIMD.


### 3-3 البنية ذات التعليمات المختلفة والمعطيات الموحدة

تنفذ العقد الحسابية، في هذه البنية، تعليمات مختلفٌ بعضُها عن بعض، على المعطيات ذاتها. وتتدر عملياً التطبيقات التي تحتاج فيها إلى هذه البنى، وهذا ما يفسر قلة الحواسيب التفرعية المصممة وفق هذه البنية.

### 4-3 البنية ذات التعليمات المختلفة والمعطيات المختلفة

تتألف هذه البنية من مجموعة من العقد الحسابية التي تقوم بتنفيذ تعليمات مختلفة على معطيات متعددة. وهذه البنية هي أكثر البنى كفاءة، إذ يقوم الحاسوب المركزي (والذي يسمى المضيف Host)

في البداية بتوزيع المهام بين العقد، ثم يقوم بتوزيع المعطيات على هذه العقد، وينتقل بعد ذلك إلى دور المراقبة.  
تقوم عندئذ العقد بتنفيذ مهاماتها تنفيذاً منفصلاً عن الحاسوب المضيف، وتعمل مستقلةً بعضها عن بعض. يظهر الشكل 7 مخططًا لهذه البنية.



الشكل 7: البنية التفرعية MIMD.

إن ظهور حواسيب تفرعية حديثة جعل هذا التصنيف غير كافٍ، فمثلاً، لا يمكن ضم البنية المتوازدة إلى صف البني SIMD، لأن مراحل القناة المختلفة لا تنفذ التعليمات ذاتها، كما لا يمكن عدّها مع البني SIMD لأن العقد لا تعمل مستقلةً بعضها عن بعض.

#### 4 أنواع المعالجة التفرعية

نشير أخيراً إلى ضرورة التمييز بين نوعين من المعالجة التفرعية:

- المعالجة التفرعية على المعطيات Data Parallel Processing، وفيها

تنفذ مجموعة من المهام المتعاقبة على المعطيات الموزعة بين العقد الحسابية، والمخزنة في الذاواكر المحلية لهذه العقد. بمعنى آخر، عندما تكون كمية المعطيات كبيرة، فمن الأفضل توزيعها على عدة عقد ثم تنفيذ الخطوات الحسابية ذاتها على كل جزء منها. ينطبق هذا النوع من المعالجة على البنى المشابهة لـ SIMD.

• المعالجة التفرعية على المهام Task Parallel Processing، في هذا النوع، تسمح المعالجة التفرعية بتجزئة تطبيق معين إلى مهام مستقلة، قابلة للتنفيذ على التوازي. أما المعطيات فيجب أن تكون مخزنة في ذاكرة، بحيث يمكن لجميع المهام الوصول إليها. بمعنى آخر، يجب تخزين المعطيات في ذاكرة مشتركة.

أما البرنامج فإنه يتالف من مجموعة من المهام «المتسايرة». ينطبق هذا النوع من المعالجة على البنى MIMD التي تسمح للعقد أن يكون لها برنامجها المستقل عن غيرها، على أن تستطيع كل عقدة الوصول إلى المعطيات اللازمة لأداء مهمتها.

## الفصل السادس

# بنيان الحواسيب

## ذات مجموعة التعليمات الموجزة

### 1 مقدمة

درسنا في فصول سابقة من هذا الكتاب بنية المعالجات الصفرية «الاعتراضية» وأخذنا مثلاً عليها المعالج 8086 وعائالتة. تنتمي هذه المعالجات إلى فئة المعالجات ذات «مجموعة التعليمات الموسعة»<sup>1</sup> CISC: وقد أطلقت عليها هذه التسمية لأن كل معالج (أو حاسوب)<sup>2</sup> فيها روعي عند تصميمهأخذ كافة الوظائف التي يستطيع «أسلافه» تحقيقها، ثم أضيفت إليه وظائف جديدة. مثال ذلك الزيادات والتحسينات في القدرة والأداء التي يتمتع بها المعالج 80286 بالمقارنة بالـ 8086، والمعالج 80386 بالمقارنة بالـ 80286، وهكذا...

وجد هذا النهج «التصاعدي» مبرراته في محاولة المصممين تقليل عرض الهوة بين لغات الآلة ولغات البرمجة العالية المستوى (مثل C أو Pascal) عن طريق زيادة مقدرة لغة الآلة إلى أقصى حد تسمح به قيود التقانة. نتيجة لذلك، ظهرت إلى حيز الوجود معالجات

1 أو «المعقدة» إذا أردنا الترجمة الحرافية للكلمة!

2 سنستخدم في هذا الفصل كلمتي «حاسوب» و «معالج» كمتراوفين.

ذات مجموعة تعليمات عالية التعقيد، تتميز (1) بكثرة عدد التعليمات بأنواعها المختلفة (التعليمات الحسابية، تعليمات النفاذ إلى الذاكرة، الخ...); و (2) بزيادة عدد أنماط العنونة زيادة ملحوظة؛ و (3) بتمكنها من التعامل مع كلمات متزايدة العرض: 8 خانات إثنانية ← 16 خانة ← 32 خانة ← 64 خانة... لقد ظن المصممون من أنصار هذا النهج أن أداء المعالج يتعلق أساساً بقدرته على تنفيذ تعليمات معقدة؛ إذ رأوا أنهم بزيادة تعقيد مجموعة تعليمات المعالج يقللون حتماً من عدد التعليمات الناتجة من ترجمة برنامج مكتوب بلغة عالية المستوى إلى لغة الآلة.

غير أن بعض الباحثين أخذوا، منذ أوائل الثمانينيات تقريباً، يشككون بتلك «المسلمة» التي بدت بدائية لأنصار مجموعة التعليمات الموسعة. وببدأ هؤلاء يدرسون إحصائياً نسب استخدام التعليمات المختلفة في مجموعة تعليمات المعالجات. إحدى أشهر هذه الدراسات تلك التي قام بها فيركلو Fairclough على المعالج 68000 (من صنع شركة Motorola) وهو معالج من نمط CISC يماثل تقريباً في قدرته المعالج 8086.

قسم فيركلو مجموعة تعليمات الـ 68000 إلى ثماني أصناف هي:

- 1 تعليمات نقل المعطيات من موضع إلى آخر;
  - 2 تعليمات التحكم في تسلسل تنفيذ البرنامج;
  - 3 العمليات الحسابية;
  - 4 تعليمات المقارنة;
  - 5 العمليات المنطقية;
  - 6 تعليمات الإزاحة;
  - 7 تعليمات التعامل مع الخانات الإثنانية المنفردة؛
  - 8 تعليمات الدخل/الخرج + ما تبقى من تعليمات.
- ثم قام بدراسة معدل ورود كل صنف من تلك الأصناف إحصائياً في مجموعة كبيرة من البرامج المكتوبة بلغات عالية المستوى (C, Pascal, Fortan, ...) والمتدرجة إلى لغة الآلة 68000. وقد اختار

**مجموعة البرامج تلك بحيث تمثل غالب التطبيقات البرمجية المألوفة، فوجد النتائج المعروضة في الجدول 1.**

| صنف التعليمية | نسبة ورود الصنف في مجموعة البرامج المفحوصة |
|---------------|--|
| 1             | 43.52%                                     |
| 2             | 25.13%                                     |
| 3             | 12.09%                                     |
| 4             | 9.15%                                      |
| 5             | 5.03%                                      |
| 6             | 2.65%                                      |
| 7             | 2.36%                                      |
| 8             | 0.07%                                      |
|               | 100.00%                                    |

**الجدول 1**

نلاحظ في هذا الجدول أن صنف تعليمات نقل المعطيات يمثل بمفرده 43.52% من مجموع التعليمات المستخدمة عملياً، وأن نسبة استخدام العمليات الحسابية والمنطقية وتعليمات المقارنة والإزاحة (الأصناف 6, 5, 4, 3) لا تكاد تصل إلى 30% من مجموع التعليمات المستخدمة عملياً.

تابع فيركلو دراسته الإحصائية على مجموعة تعليمات المعالج 68000، فدرس نسب استخدام التعليمات واحدة واحدة، ووجد النتائج المعروضة في الجدول 2.

وفقاً لهذا الجدول، فإن 30.3% من مجمل مجموعة تعليمات المعالج المذكور لم تُستخدم إطلاقاً في كافة البرامج المفحوصة! أما نسبة التعليمات التي تتميز بمعدل استخدام يفوق الـ 5.0% فلا تتجاوز 2.6% من مجمل مجموعة التعليمات! وقد استنتج فيركلو نتيجة لذلك أن اختصار 31 تعليمة من مجمل مجموعة تعليمات الـ 68000، البالغ عددها 76، لن يكون له أثر كبير في أداء المعالج.

| معدل الورود<br>في مجلد البرامج المفتوحة | النسبة<br>إلى مجموع التعليمات<br>المتاحة في الـ 68000 |
|---|---|
| = 0.0%                                  | 30.3%   |
| ≤ 0.1%                                  | 3.9%  |
| ≤ 0.5%                                  | 21.1%   |
| ≤ 1.5%                                  | 11.8%   |
| ≤ 2.0%                                  | 10.5%   |
| ≤ 3.0%                                  | 13.2%   |
| ≤ 4.0%                                  | 0.0%  |
| ≤ 5.0%                                  | 6.6%  |
| > 5.0%                                  | 2.6%  |
|   | 100.0%  |

الجدول 2

دفعت هذه الدراسة (ودراسات أخرى عديدة أعطت نتائج متواقة) الباحثين في بنية الحواسيب والمعالجات الصغرية إلى التساؤل حول مفزي الزيادة المطردة في تعقيد مجموعة التعليمات، تلك الزيادة التي تؤدي وضوحاً إلى زيادة تعقيد بنية المعالج القادر على تنفيذها زيادة لا مبرر لها، خاصة وأن تعقيد البنية قد يؤدي بالنتيجة إلى إبطاء سرعة المعالج<sup>3</sup>، وزيادة كمية السيليسيوم اللازم لصنع الدارة المتكاملة، وزيادة معدل استهلاكه للطاقة. وهكذا أخذت فكرة جديدة بالتبليور: قصر مجموعة تعليمات المعالج على التعليمات التي هناك موجب حقيقي لوجودها فقط. وظهر إلى الوجود مفهوم «ثوري» جديد في بنية الحواسيب: **الحواسيب ذات مجموعة التعليمات الموجزة**. RISC (Reduced Instruction-Set Computer)

سنعرض فيما يلي لأهم مدرستين في تصميم الحواسيب ذات مجموعة التعليمات الموجزة، وهما مدرسة بيركلي Berkeley ومدرسة

3 بسبب زيادة عدد أدوار الساعة اللازم وسطياً لتنفيذ التعليمات الواحدة.

ستانفورد Stanford، ثم نلقي الضوء بعد ذلك على أهم الخصائص المشتركة في النوع من المعالجات، ونقارن مقارنة مجملة البنية RISC بالبنية التقليدية CISC.

## 2 مدرستا التصميم الرائدتان

### 1-2 مدرسة بيركلي

ظهر مصطلح RISC للمرة الأولى في التاريخ في جامعة بيركلي، وتحديداً في المقرر الذي يدرس الأستاذ Patterson في بنية الحواسيب. وقد قام الأستاذ المذكور بطرح مشروع حول تصميم معالج ذي مجموعة تعليمات موجزة سمى ببساطة-I RISC (انظر الشكل 1)، وبدأ هذا المشروع رسمياً في 1/6/1981، ورأى النموذج الأولي النور في 23 من العام نفسه!

وضع منفذو المشروع نصب أعينهم تصميم معالج أمثل ذي أداء عال، واعتمدوا منذ البداية الفرضيات الأربع التالية:

1 تنفيذ تعليمية في كل دورة ساعة.

2 لجميع التعليمات الحجم نفسه.

3 ضرورة تناسب لغة الآلة مع اللغات العالية المستوى.


4 يجري النفاذ إلى الذاكرة المركزية بواسطة تعليمتين فقط:

Load من أجل شحن سجل داخلي بقيمة موجودة في موضع من الذاكرة؛ و Store من أجل تخزين قيمة سجل داخلي في موضع في الذاكرة. أما باقي التعليمات، فلا تتعامل إلا مع السجلات.

وقد استفاد المصمون من دراسة إحصائية أجريت على عدد كبير من البرامج المكتوبة بلغة C، وأعطت النتائج التالية:

- 80% من المتغيرات المحلية local المستخدمة في البرامج هي من النوع السُّلمي.

- 90% من بنى المعطيات المعقّدة المستخدمة في البرامج تمثّل بمتغيرات شمولية global.
- أغلب الإجرائيات لا تحتاج إلى أكثر من 6 محددات Arguments.
- لا يتجاوز عدد طلبات الإجرائيات «المداخلة»، الستة (6)، في 99% من الحالات.



الشكل 1: بنية المعالج RISC-I وقناة المواردة فيه.

نتيجة لذلك، ركز المصممون اهتمامهم في استئصال التعامل مع المتغيرات المحلية التي يجري تخزينها في السجلات، وتحسين أداء عمليات طلب البرامج الجزئية والعودة منها إلى البرنامج الرئيسي بقدر الإمكان.

برهنت الاختبارات التي أجريت على النماذج الأولى من المعالج RISC-I بوضوح على صلاحية الفكرة. فعلى سبيل المثال، تبين بمقارنة مع RISC-I أن زمن تنفيذ برنامج معين هو وسطياً أسرع بـ  $3.5 \pm 1.8$  مرة في حالة RISC-I، بالرغم من أن حجم هذا البرنامج، بعد ترجمته إلى لغة الآلة، هو وسطياً أصغر، بنسبة  $0.9 \pm 0.2$ . في حالة RISC-II، وقد شجعت هذه النتائج فريق المصممين في جامعة بيركلي على متابعة العمل على المشروع وإخراج المعالج RISC-II الذي يعتبر السلف الحقيقي لأحد أشهر معالجات RISC التجارية، وهو المعالج SPARC المستخدم في محطات العمل التي تسوقها شركة SUN.

2-2 مدرسة ستانفورد

رائد بنيان المعالجات ذات مجموعة التعليمات الموجزة في جامعة ستانفورد هو الأستاذ هنسي Hennessy، الذي كان وراء تصميم معالج سُمي بـ (MIPS) (Machine without Interlocked Pipeline Stages)، وكان هنسي أيضاً وراء إنشاء الشركة التي حملت الاسم نفسه (MIPS). على غرار RISC-I، يقوم المعالج MIPS على أساس تبسيط مجموعة التعليمات (31 تعلیمة مدونة على 32 خانة). وإذا كان RISC-I يعتمد على المعالجة التواردية، فإن MIPS يدفع هذه التقنية إلى أوجها، وتقوم قناة المواردة فيه على خمس حلقات «متراكبة» تسمح بتنفيذ ثلاثة تعليمات على التوازي (انظر الشكل 2).


أما التحديدة الأساسية في بنيان MIPS، فهي ضرورة دراسة

بنيانه دراسة مشتركة مع مترجم لغة البرمجة العالية المستوى المعتمدة. ويجري تنفيذ أي برنامج على مرحلتين:

- المرحلة الأولى: الترجمة ثم التجميع.

- المرحلة الثانية: إعادة التنظيم. ويجري ذلك بواسطة برمجية خاصة تقوم بتحليل المدونة الناتجة من المرحلة الأولى وإعادة تنظيمها بهدف استمثالها (مثلاً: حذف تعليمات NOP، حل مشاكل التضارب في استخدام الموارد المشتركة وخاصة قناة المواردة، ...).

إن هذه التقنية تسمح بتبسيط بنية المعالج وزيادة سرعة تنفيذ البرامج، ولكن على حساب زيادة تعقيد عملية الترجمة من اللغة العالية المستوى إلى لغة الآلة.



IF: Instruction Fetch

ID: Instruction Decode

OD: Operand Decode

SX: Store / eXecute

OF: Operand Fetch

الشكل 2: قناة المواردة في المعالج MIPS.

بعد النتائج المشجعة التي حصل عليها فريق العمل على هذا المعالج، قامت شركة MIPS بإنتاج المعالج التجاري X-MIPS، وبعد ذلك المعالجات R2000 و R3000.

### 3 الخصائص الأساسية لبنيان RISC

بعد أن استعرضنا في الفقرتين السابقتين أعمال المدرستين الأوليين في بنيان RISC، نأتي الآن إلى صياغة المبادئ والخصائص الأساسية المشتركة التي تميز هذا النوع من المعالجات.

#### 1-3 مبادئ التصميم

رأينا أنفًا أن تصميم معالجات RISC ينطلق أساساً من التطبيق ليستنتج منه البنيان الملائم، ويجري ذلك عادة وفق الخطوات التالية:

- 1 إيجاد العمليات المنفذة بتواتر عال انطلاقاً من تحليل عدد كبير من البرمجيات المكتوبة في مجال التطبيق المعتمد.
- 2 استنتاج التعليمات الازمة والكافية لتنفيذ العمليات الآنفة الذكر.
- 3 وضع بنيان معالج أمثل، منظم قدر الإمكان، لتنفيذ التعليمات الآنفة الذكر والاستفادة إلى أقصى حد من تقنيات المواردة.

أما مبادئ التصميم الأساسية فيمكن إجمالها بما يلي:

- 1 تقليل عدد التعليمات ما أمكن، والاقتصار على التعليمات الضرورية في مجال التطبيق المعتمد. أما الوظائف المعقدة، فيُترك أمرها للمترجم.
- 2 جميع التعليمات تنفذ في حلقة وحيدة (قدر الإمكان).

- 3 يستخدم عدد محدود من التعليمات للنفاذ إلى الذاكرة
- وفي أغلب الأحيان تكفي تعليمتان فقط: الشحن Load والتخزين Store. أما باقي التعليمات فلا تتعامل إلا مع السجلات.
- 4 زيادة عدد السجلات الداخلية.
- 5 تبسيط أنماط العنونة.
- 6 جميع التعليمات لها صيغة موحدة وثابتة الطول - الأمر الذي يسهل اعتماد تقنية المواردة.

### 2-3 مجموعة التعليمات

ذكرنا آنفاً أن منهجية تصميم معالج من نمط RISC تعتمد على تحليل التطبيق المستهدف بفرض إيجاد مجموعة التعليمات المثلثي.

وبوجه عام، تحوي مجموعة التعليمات الأصناف التالية:

- 1 التعليمات الحسابية والمنطقية.
- 2 تعليمات التحكم في تسلسل تنفيذ البرنامج.
- 3 تعليميات النفاذ إلى الذاكرة.

إلى جانب هذه الأصناف تضاف عادة أصناف خاصة بالتطبيق المستهدف، شرط ألا تؤدي إلى تغيرات جوهرية في بنية المعالج وانتظامها.

يظهر الشكل 3 مجموعة تعليمات «صُورِيَّة» formal توصي وزارة الدفاع الأمريكية DoD باعتمادها (أو بـ«الاستئناس» بها) عند تصميم معالج RISC جديد.

| ABS  | القيمة المطلقة          |      |                         |
|------|-------------------------|------|-------------------------|
| ADD  | جمع أعداد مع إشارة      | ADDU | جمع أ عدد بدون إشارة    |
| DIV  | قسمة أعداد مع إشارة     | DIVU | قسمة أعداد بدون إشارة   |
| MUL  | ضرب أعداد مع إشارة      | MULU | ضرب أعداد بدون إشارة    |
| NEG  | نفي عدد مع إشارة        |      |                         |
| REM  | باقي القسمة مع إشارة    | REMU | باقي القسمة بدون إشارة  |
| SUB  | طرح أعداد مع إشارة      | SUBU | طرح أعداد بدون إشارة    |
| AND  | عملية AND المنطقية      | OR   | عملية OR المنطقية       |
| NOT  | عملية NOT المنطقية      | XOR  | عملية XOR المنطقية      |
| SLL  | انزياح منطقي نحو اليسار | SDL  | نفس SLL على كلمة مضاعفة |
| SRL  | انزياح منطقي نحو اليمين | SDR  | نفس SRL على كلمة مضاعفة |
| SRA  | انزياح حسابي نحو اليمين | SDA  | نفس SRA على كلمة مضاعفة |
| ROL  | دوران نحو اليسار        | RDL  | نفس ROL على كلمة مضاعفة |
| ROR  | دوران نحو اليمين        | RDR  | نفس ROR على كلمة مضاعفة |
| BRA  | قفز غير مشروط           | BRC  | قفز مشروط               |
| JMP  | قفز مع رابط             | TRAP | مقاطعة برمجية           |
| CALL | استدعاء برنامج فرعى     | RET  | العودة من برنامج فرعى   |
| LDBS | شحن ثمانية مع إشارة     | LDBU | شحن ثمانية بدون إشارة   |
| LDHS | شحن رباعية مع إشارة     | LDHU | شحن رباعية بدون إشارة   |
| LDW  | شحن كلمة                |      |                         |
| STB  | تخزين ثمانية            |      |                         |
| STH  | تخزين رباعية            |      |                         |
| STW  | تخزين كلمة              |      |                         |

الشكل 3: مجموعة تعليمات RISC صورية.

3-2-1 صيغة التعليمات

من الخصائص الأساسية التي تميز معالجات RISC اعتماد مصوّفة موحّدة وثابتة الحجم لكافّة التعليمات، يكون حجمها عادة format

مساويةً لعرض الكلمة في الذاكرة (32 خانة في أغلب الأحيان). تقسم المصوفة إلى عدد من الحقول التي تحدد عدد المعاملات Operands ومحتوياتها وأنماط العنونة (انظر مثلاً مصوفة التعليمات في المعالج RISC-I في الشكل 4). ويؤدي الانظام في صياغة التعليمات إلى سهولة تنفيذها عبر قناة المواردة.

| SCC    |   | IM   |      |   |      | Format 1 |
|--------|---|------|------|---|------|----------|
| OPCODE |   | DEST | SRC1 |   | SRC2 |          |
| 7      | 1 | 5    | 5    | 1 | 13   |          |

| SCC    |      | IMM |  |    | Format 2 |
|--------|------|-----|--|----|----------|
| OPCODE | DEST |     |  |    |          |
| 7      | 1    | 5   |  | 19 |          |

.RISC-I.  
الشكل 4: مصوفة التعليمات في المعالج

### 2-2 استخدام السجلات

تستخدم تعليمات المعالجات RISC السجلات بكثرة، والسبب في ذلك بيّن: فعنق الزجاجة في أي معالج يمكنه في النهاية إلى الذاكرة (زمن استجابة الذاكرة يساوي وسطياً 50-200ns) في حين أن زمن تنفيذ تعليمة تحوي مددات مدونة في سجلات يساوي وسطياً (20-50ns). وهكذا، فإن زيادة سرعة العمل تتعلق بالحد من عدد مرات النهاية إلى الذاكرة، ويكون ذلك بالإكثار من استخدام السجلات الداخلية لتخزين المعطيات أثناء تنفيذ البرنامج، وهذا ما يدعو بداهة إلى زيادة عدد تلك السجلات.

### 3-3 انتظام البنية الداخلية

درسنا في فصل سابق كيف يمكن أن نجزئ أي معالج إلى جزأين وظيفيين: الجزء التنفيذي العامل (الذي يطلق عليه عادة اسم مر

المعطيات)، والجزء المتحكم المسؤول عن سلسلة التعليمات، وعن جلب التعليمات وفك ترميزها.

### 3-3-1 الجزء التنفيذي

يمكن تمثيل الجزء التنفيذي، في معالج ذي سجلات، كما في الشكل 5، الذي يظهر أيضاً الصياغة التقليدية لقناة المواردة المطبقة على هذه البنية بمراحلها الأربع: جلب التعليمية وفك ترميزها؛ قراءة متغيرات الدخل؛ تنفيذ العملية؛ تخزين متغيرات الخرج.



تعتمد معظم معالجات RISC بوجه عام هذه البنية التي تسمح بتنفيذ العمليات تنفيذاً منتظماً عبر قناة المواردة. أما حالات «التضارب» (مثال: تعليمية تستخدم في الدخل سجلاً يجري تغيير قيمته في خرج التعليمية التي تسبقها مباشرة) فتحل، كما ذكرنا آنفاً، إما بتعديل البنية الصلبة (في المعالج I-RISC والمعالجات المبنية عليه) أو بإعادة تنظيم المدونة الناتجة (في المعالج MIPS والمعالجات المبنية عليه).

### 3-3-2 فك ترميز التعليمية

تؤدي بساطة مصوحة التعليمات في معالجات RISC إلى سهولة فك ترميزها، فتقتصر هذه العملية في معظم الحالات على تخزين المعاملات في السجلات المخصصة لها، ثم إصدار الأوامر المناسبة إلى الجزء التنفيذي بناء على قيمة رمز التعليمية.

### 3-3-3 بنية هارفرد

يؤدي تنفيذ التعليمات، عبر قناة المواردة، عملياً إلى إنجاز تنفيذ تعليمية كاملة في كل حلقة ساعة. نقول عملياً لأن التضارب على القناة قد يؤدي إلى بعض الاضطراب في انتظام التنفيذ.



الشكل 5: الجزء التنفيذي في معالج ذي سجلات.


بيد أن هناك حالة أخرى تؤدي إلى اضطراب عمل القناة: النفاذ إلى الذاكرة. فزمن النفاذ إلى الذاكرة، كما ذكرنا آنفاً، أطول من زمن تنفيذ التعليمية في وحدة الحساب والمنطق، الأمر الذي يعني ضرورة «إيقاف» المواردة مؤقتاً من أجل تنفيذ عمليات النفاذ إلى الذاكرة.

يحتاج تنفيذ تعليمتي الشحن والتخزين غالباً إلى حلقتي ساعة؛ ولما كانت الإحصاءات تدل على أن هذه التعليمات تمثل وسطياً 20-25% من مجمل التعليمات المنفذة في البرنامج، فإنها تؤدي إلى تأخير ملحوظ في زمن التنفيذ الإجمالي.

أحد الحلول المقترحة لهذه المشكلة هو اعتماد بنيان هارفرد (انظر الفصل الخامس، الفقرة 5-2)، أي بناء معالج ذي مسربين مستقلين: أحدهما للتعليمات، ويسمح بالتنفيذ إلى ذاكرة البرنامج؛ والثاني للمعطيات، ويسمح بالتنفيذ إلى ذاكرة المعطيات. يسمح هذا البنيان بإيجاد حل للمشكلة الآنفة الذكر وتحسين أداء المعالج، ولكن على حساب زيادة حجم الكيان الصلب.

### 3-4 الذواكر الخابية

تسمح تقنية الذاكرة الخابية Cache Memory بزيادة سرعة التنفيذ الوسطية إلى الذاكرة المركزية، عن طريق استخدام ذاكرة سريعة جداً ولكن صغيرة الحجم (حتى تبقى تكلفتها معقولة) توضع بين المعالج والذاكرة المركزية (انظر الشكل 6). تكون هذه الذاكرة عادة أسرع بـ 5 إلى 20 مرة من الذاكرة الاعتيادية؛ وأصغر بـ 50 إلى 1000 مرة من الذاكرة المركزية.



الشكل 6: الذاكرة الخابية.

نضع في هذه الذاكرة البينية، المسممة عادة بالخابية، التعليمات و/أو المعطيات التي يستخدمها المعالج بكثرة، وفقاً لمفهوم الموضعية الزمانية والمكانية:

- الموضعية الزمانية: ثمة احتمال كبير في نفاذ المعالج مرات متتالية إلى الموضع نفسها في الذاكرة.

- الموضعية المكانية: إذا نفذ المعالج إلى موضع ما في الذاكرة، فثمة احتمال كبير في نفاذة إلى موقع قريبة في المرات القادمة. وهذا يكفي أن نخزن في الذاكرة الخابية آخر مجموعة «متراصنة» من التعليمات (خابية التعليمات) و/أو المعطيات (خابية المعطيات) التي نفذ المعالج إليها. ومن الواضح أن استخدام تقنية الذاكرة الخابية في معالج له بنيان هارفرد يعطي أداء أفضل.

نسمى معدل وجود تعليمية/معطاة يطلبها المعالج في الذاكرة الخابية بنسبة النجاح - وقد تصل هذه النسبة إلى 90% في حالة بعض الاستراتيجيات الناجعة التي تحكم في تبديل محتوى الخابية وفق الموضعية الزمانية والمكانية الحظوية.

مثال:

زمن النفاذ إلى الذاكرة المركزية 200ns:

نسبة النجاح 90%:

زمن النفاذ إلى الذاكرة الخابية 40ns:

زمن الاستجابة «الظاهري»:

$$200 \times 0.1 + 40 \times 0.9 = 56\text{ns}$$

أي إن سرعة النفاذ الوسطية قد زادت زهاء 3.5 مرة.

نذكر أخيراً أن صغر حجم الذاكرة الخابية وعلاقتها الوثيقة بوحدة المعالجة المركزية يدفع المصممين إلى إدماجها مع المعالج في الدارة المتكاملة نفسها (مثلاً في MIPS-X).

## 4 البنيان RISC في مقابل CISC

لنعرض الآن بإيجاز بعض النتائج التي يؤدي إليها اعتماد بنيان RISC بالمقارنة بالبنيان التقليدي المعالجات .

### 1-4 زيادة حجم البرامج بلغة الآلة

تدعو فلسفة RISC، كما بیناً آنفاً، إلى قصر مجموعة تعليمات المعالج على ما هو ضروري فقط. وقد رأينا أن ذلك يؤدي إلى زيادة فعالية المعالج وسرعة أدائه في التطبيقات المستهدفة. ولكن، من جهة أخرى، يؤدي ذلك إلى كبر حجم البرنامج المترجم من لغة برمجة عالية المستوى إلى لغة الآلة في المعالجات من نمط RISC بالمقارنة بمثيلاتها من نمط CISC، وذلك بسبب حاجة التعليمات عالية المستوى إلى عدد أكبر من تعليمات الآلة عند ترجمتها.

وعموماً، تُقدر هذه الزيادة في الحجم بنحو 20%， وهي تبقى مقبولة إذا ما أخذنا بعين الاعتبار تحسين الأداء بنحو 3-6 مرات.

### 2-4 النفاذ إلى الذاكرة

يؤدي النفاذ إلى الذاكرة المحدود بتعلمتي الشحن والتخزين إلى تبسيط مجموعة التعليمات وزيادة انتظام العمليات المتوازدة. ولكن ذلك يكون عادة على حساب فعالية بعض الوظائف، مثل بعض العمليات البيانية، ومثل البحث عن سلسل من المحرف في نص واستبدالها، وماشابه...

### 3-4 زيادة تعقيد المترجمات

إن تبسيط مجموعة التعليمات وانتظام التنفيذ يؤديان إلى تعقيد أكبر في خوارزميات الترجمة. وفي بعض الأحيان، تضع

معالجات RISC مطوري المترجمات أمام تحد كبير إذا هم أرادوا تطوير مترجم كفاء وفعال. ويزيد من جدية المشكلة التناقض المطرد في البرمجيات/الإجراءات المكتوبة بلغة المجمع بالمقارنة بتلك المكتوبة بلغة عالية المستوى، وهذا ما يزيد الحاجة إلى وجود مترجم كفاء.

لهذا السبب، يعتمد المصممون اليوم منهجه تقوم على تطوير المترجمات «على التوازي» مع تصميم المعالج؛ بحيث يجري تعديل أحدهما بما يوافق حاجات الآخر؛ مما يعطي في النهاية معالجاً ذا بنيان أمثل يملك مترجماً قديراً وفعلاً.

## 5 خاتمة

برغم المصاعب المذكورة آنفاً، فإن معالجات RISC هي اليوم واعدة أكثر من أي وقت مضى. وهي تلائم المعالجات المصممة لتطبيقات متخصصة أكثر من المعالجات العامة الاستخدام، وإن كانت تستخدم بكثرة في محطات العمل العصرية (مثال: المعالج SPARC في محطات العمل SUN).

وفي جميع الأحوال، ولو أن الجدال بين أنصار الـ RISC وأنصار الـ CISC لم يحسم بعد لمصلحة أي من الطرفين، فإن المبادئ التي وضعها أصحاب مدرسة RISC قد أخذت تؤثر، ولو جزئياً، في تصميم المعالجات العصرية، فبعض معالجات الإشارة الرقمية، مثل TMS320C40 من شركة Texas Instruments، برغم سعة مجموعة تعليماته، يتبنى بعض مبادئ RISC الأساسية، مثل المعالجة التواردية، وانتظام مصوفة التعليمات، الخ... وكذلك حال معالجات ينتهي أسلافها بصرامة إلى نمط CISC، مثل Pentium من شركة Intel الذي تأثر في تصميمه بالمبادئ الآنفة الذكر لدرجة أن بعضهم يصنفه !معالج RISC كمعالج

الحق



## الملحق الأول

# تذكرة بأنظمة العد والترميز

### 1 مقدمة

يمكن تمثيل أي عدد بسلسلة من الأرقام  $b-1, 0, 1, 2, \dots, b$ , ونسمى العدد  $b$  أساس العد. ففي التمثيل العشري يكون  $b=10$  وفي العد الثنائي يكون  $b=2$ , أما في العد الثنائي Binary فيكون  $b=2$ . وكما في التمثيل العشري المعروف، لكل رقم قيمة تابعة لترتيبه في السلسلة وتابعة لترتيبه في العدد. فالرقم 5 في العدد 2151 له القيمة 50 في التمثيل العشري والقيمة 40 في التمثيل الثنائي. وتعطى قيمة كل رقم  $x$  بـ  $b^{i-1} \cdot x$ , حيث  $b$  هو الأساس و  $i$  ترتيب الرقم في العدد محسوباً من اليمين إلى اليسار. وتمثل الأعداد الكسرية باستخدام القوى السالبة للأساس. فالعدد 146.17 له في التمثيل الثنائي مثلاً القيمة:

$$1 \cdot 8^2 + 4 \cdot 8^1 + 6 \cdot 8^0 + 1 \cdot 8^{-1} + 7 \cdot 8^{-2}$$

نلاحظ أنه لا يمكن لرقم ما في تمثيل أساسه  $b$  أن يكون أكبر من  $b-1$ , وعليه تمثل الأعداد في التمثيل الثنائي باستخدام رقمين هما الصفر والواحد.

## 2 الخواص العامة لتمثيل الأعداد

ليكن العدد  $A = a_n a_{n-1} \dots a_1 a_0$  في نظام العد ذي الأساس  $b$ ، يكون لدينا عندئذ  $\{a_i \in \{0, 1, \dots, b-1\}\}$ ، وتكون قيمة هذا العدد مساوية

$$A = \sum_{i=0}^n a_i b^i$$

يمكن أن نكون من مجموعة من  $n$  خانة في نظام عد أساسه  $b^n$  عدداً مختلفاً، قيمها محصورة بين الصفر والـ  $b^n - 1$ .

لنلاحظ أن  $a_i$  هي بواقي القسمة المتتالية للعدد  $A$  في الأساس  $b$ ، أي:

$$A = b(a_n \cdot b^{n-1} + a_{n-1} \cdot b^{n-2} + a_{n-2} \cdot b^{n-3} + \dots + a_1 \cdot b^0) + a_0 = b.Q_1 + a_0$$

حيث:

$$Q_1 = b(a_n \cdot b^{n-2} + a_{n-1} \cdot b^{n-3} + \dots + a_2 \cdot b^0) + a_1 = b.Q_2 + a_1$$

$$Q_2 = b(a_n \cdot b^{n-3} + a_{n-1} \cdot b^{n-4} + \dots + a_3 \cdot b^0) + a_2 = b.Q_3 + a_2$$

...

...

$$Q_{n-1} = b.a_n + a_{n-1} = b.Q_n + a_{n-1}$$

$$Q_n = b.0 + a_n = b.0 + a_n$$

نلاحظ أن عملية القسمة هذه يمكن إجراؤها في أي نظام عد، ومن ثم تتيح عملية القسمة الانتقال من أي تمثيل بأساس  $b$  إلى تمثيل آخر بأساس  $h$ . لنجد مثلاً تمثيل العدد العشري 198 في الأساس 7:

$$198 = (7*28) + 2$$

$$28 = (7*4) + 0$$

$$4 = (7*0) + 4$$

ومن ثم يكون:  $198 = 402(7) + 2$

سنفهم في هذا الفصل بنظام العد الثنائي نظراً لما يتمتع به من خواص عملية هامة تتمثل في المقام الأول في إمكان تمثيله كهربائياً، وفي قابلية تنفيذ ذلك التمثيل تقانياً بوثقية عالية وكلفة

منخفضة؛ وكذلك في إمكان التمثيل المباشر للعلاقات أو الظواهر التي تأخذ أحدي حالتين، كالصواب والخطأ؛ والأسود والأبيض؛ ووصول عربة إلى المحطة أو لا؛ الخ...

### 3 التمثيل الثنائي

تكتب الأعداد الثنائية على شكل سلسلة من الأصفار والواحدان، كما في العدد 1101 الذي يمثل العدد العشري 13:  

$$1*2^3 + 1*2^2 + 0*2^1 + 1*2^0 = 13$$

#### 1-3 الانتقال من التمثيل الثنائي إلى التمثيل العشري

نحصل على التمثيل العشري لعدد الثنائي  $N_2 = a_n a_{n-1} \dots a_1 a_0$  حيث  $\{0,1\} \ni a_i$ ، باتباع العلاقة:

$$N_{10} = a_n \cdot 2^n + a_{n-1} \cdot 2^{n-1} + \dots + a_1 \cdot 2^1 + a_0 \cdot 2^0$$

مثال:

ليكن العدد الثنائي  $111001 = N_2$ . باستخدام العلاقة السابقة

نجد:

$$\begin{aligned} N_{10} &= 1*2^5 + 1*2^4 + 1*2^3 + 0*2^2 + 0*2^1 + 1*2^0 \\ &= 32 + 16 + 8 + 1 = 57 \end{aligned}$$

#### 2-3 الانتقال من التمثيل العشري إلى التمثيل الثنائي

كما ذكرنا آنفاً، نجد التمثيل الثنائي للعدد العشري باستخدام عملية التقسيم المتتالي للبواقي.

مثال:

$$N_{10} = 57$$

جري عملية القسمة المتتالية، فنجد:

$$\begin{array}{r}
 57 | \quad 2 \\
 \underline{1} \quad \boxed{28} \quad 2 \\
 \quad \underline{0} \quad \boxed{14} \quad 2 \\
 \quad \quad \underline{0} \quad \boxed{7} \quad 2 \\
 \quad \quad \quad \underline{1} \quad \boxed{3} \quad 2 \\
 \quad \quad \quad \quad \underline{1} \quad \boxed{1} \quad 2 \\
 \quad \quad \quad \quad \quad \underline{1} \quad 0
 \end{array}$$

ومن ثم:  $N_2 = 111001$ .

يمكن إيجاد الترميز الثنائي لعدد عشري بتجزئته إلى رزم، على النحو التالي:

- نكتب العدد العشري بالشكل  $A = Q \cdot 2^P + R$ , حيث  $R < 2^P$ .
- نجد التمثيل الثنائي للعدد  $R$  الذي يمثل المراتب الدنيا.
- نتابع البحث عن تمثيل الجزء  $Q \cdot 2^P$  بتجزئته بالطريقة نفسها.

مثال:

المطلوب إيجاد التمثيل الثنائي للعدد العشري 263.

نلاحظ أن:

$$\begin{aligned}
 263 &= 32 * 2^3 + 7 \\
 &= (4 * 2^3) * 2^3 + 7 * 8^0
 \end{aligned}$$

ولما كان التمثيل الثنائي للعدد 7 هو 111، وللعدد 0 هو 000، وللعدد 4 هو 100، كان تمثيل العدد 263 هو 100000111.

### 3-3 العمليات الحسابية في النظام الثنائي

أ- الجمع: انطلاقاً من العلاقات التالية:

$$\begin{aligned}
 0 + 0 &= 0 \\
 0 + 1 &= 1 \\
 1 + 0 &= 1 \\
 1 + 1 &= 10
 \end{aligned}$$

نقوم بعملية الجمع كما في جمع الأعداد في النظام العشري.

مثال:

$$\begin{array}{r} 6 : 0110 \\ + 10 : 1010 \\ \hline 16 : 10000 \end{array}$$

بــ الطرح: انطلاقاً من العلاقات التالية:

$$\begin{array}{l} 0 - 0 = 1 \\ 0 - 1 = 1^* \\ 1 - 1 = 0 \\ 1 - 0 = 1 \end{array}$$

(حيث تشير \* إلى وجود استعارة)

نقوم بعملية الطرح كما في طرح الأعداد في النظام العشري.

مثال:

$$\begin{array}{r} 9 : 1001 \\ - 6 : 0110 \\ \hline 3 : 0011 \end{array}$$

أما إذا كان حاصل الطرح سالباً، فنعود بالمسألة إلى تمثيل الأعداد الثنائية السالبة في الحاسوب.

مثال:

$$\begin{array}{r} 6 : 0110 \\ - 9 : 1001 \\ \hline 11101 \end{array}$$

حيث تشير الخانة الثانية اليسرى، التي تساوي الواحد، إلى أن العدد الناتج سالب.

يمكن معرفة القيمة المطلقة لحاصل الطرح (كما في حالة التمثيل

العشري) بطرح الحاصل من العدد 10000. وتكافئ عملية إيجاد معكوس القيمة تبديل كل 1 بـ 0 وكل 0 بـ 1 في حاصل الطرح، ثم إضافة 1 إلى الحاصل، أي:  $00011 = 1 + 00010$ . تسمى هذه العملية بعملية المتمم الثنائي Two's Complement.

ج- الضرب: انطلاقاً من العلاقات التالية (جدول الضرب الثنائي):

|             |
|-------------|
| $0 * 0 = 0$ |
| $0 * 1 = 0$ |
| $1 * 0 = 0$ |
| $1 * 1 = 1$ |

نقوم بعملية الضرب كما في ضرب الأعداد العشرية.

مثال:

$$\begin{array}{r}
 7 : \quad 111 \\
 2 : \quad 010 \\
 \hline
 & 000 \\
 & 111 \\
 & 000 \\
 \hline
 14 : \quad 01110
 \end{array}$$

د- القسمة:

نقوم بعملية القسمة كما في قسمة الأعداد العشرية.

مثال:  $12/3 = 4$

$$\begin{array}{r}
 1100 \quad | \quad 011 \\
 11 \\
 \hline
 00 \\
 00 \\
 \hline
 0
 \end{array}$$

## 4 مفاهيم أساسية في الترميز العددي

يقصد بالترميز العملية التي تستخدم تمثيلاً عددياً معيناً، إذ يمكن لعدد ما أن يعبر عن قيمة أو مقدار فيزيائي أو حالة جملة فيزيائية.

يوجد عموماً نوعان من الترميز: الترميز الموزون والترميز غير الموزون.

### 1-4 الترميز الموزون للأعداد العشرية

في هذا النوع من الترميز يلحق بكل خانة وزن محدد، مثل إعطاء الوزن 1 للخانة الأولى و 2 للخانة الثانية و 4 للخانة الثالثة وأخيراً 2 للخانة الرابعة، وذلك في حالة تمثيل الأعداد العشرية على أربع خانات اثنانية، ومن ثم يكون الترميز 1101 مكافئاً للعدد العشري:

$$1*2 + 1*4 + 0*2 + 1*1 = 7$$

#### 1-1-1 الترميز الثنائي للأعداد العشرية

وهو الترميز المشهور بـ(BCD) (Binary-Coded Decimal) المستخدم لترميز الأرقام العشرية من 0 إلى 9. هنا يكون وزن الخانة الأولى  $2^0 = 1$ ، والثانية  $2^1 = 2$  ، والثالثة  $2^2 = 4$ ، وأخيراً الرابعة  $2^3 = 8$ . ومنه نحصل على الجدول:

|      |   |   |      |   |   |
|------|---|---|------|---|---|
| 0101 | = | 5 | 0000 | = | 0 |
| 0110 | = | 6 | 0001 | = | 1 |
| 0111 | = | 7 | 0010 | = | 2 |
| 1000 | = | 8 | 0011 | = | 3 |
| 1001 | = | 9 | 0100 | = | 4 |

فلتمثيل العدد العشري 257 مثلاً نجد:

257 : 0010 0101 0111

يُسمى هذا الترميز أيضاً بالترميز الموزون .8.4.2.1

**2-1-4 الترميز الموزون الذاتية التتميم للأعداد العشرية**  
 يقصد بذاتية التتميم أن للرقم 9 ترميزاً هو متمم ترميز  
 الرقم 9-a.

لنأخذ مثلاً على ذلك ترميز هارفرد، حيث تشير الأرقام 1,2,4,8  
 إلى وزن الخانة في الترميز، مع الانتباه إلى أن الرقمين 1,2 اللذين  
 وضع فوقهما - يجب أن يطرح ناتجهما عند حساب الرقم المقابل  
 للترميز.

#### • تمثيل هارفرد Harvard

|   |   |
|---|---|
| $\begin{array}{r} 8 \ 4 \ 2 \\ 1 \end{array}$ | $\begin{array}{r} 8 \ 4 \ 2 \\ 1 \end{array}$ |
| $1 \ 0 \ 1 \ 1 = 5$                           | $0 \ 0 \ 0 \ 0 = 0$                           |
| $1 \ 0 \ 1 \ 0 = 6$                           | $0 \ 1 \ 1 \ 1 = 1$                           |
| $1 \ 0 \ 0 \ 1 = 7$                           | $0 \ 1 \ 1 \ 0 = 2$                           |
| $1 \ 0 \ 0 \ 0 = 8$                           | $0 \ 1 \ 0 \ 1 = 3$                           |
| $1 \ 1 \ 1 \ 1 = 9$                           | $0 \ 1 \ 0 \ 0 = 4$                           |

ويمكن إيجاد قيمة أي عدد في هذا التمثيل كما في المثال التالي:  
 $1001 = 1*8 + 0*4 - 0*2 - 1*1 = 7$

#### 2-4 الترميز غير الموزون

في هذا النوع من الترميز، لا أهمية للخانة في حد ذاتها وإنما  
 الأهمية لجمل الترميز. لنأخذ مثلاً على ذلك الترميز المزاح.

#### • الترميز المزاح بمقدار Excess-3

هو ترميز الأعداد العشرية بعد إضافة 3 إلى كل منها. لهذا  
 الترميز خاصية كونه ذاتي التتميم، ويحتوي دائماً على خانة تساوي  
 الواحد.

|            |            |
|------------|------------|
| $1000 = 5$ | $0011 = 0$ |
| $1001 = 6$ | $0100 = 1$ |
| $1010 = 7$ | $0101 = 2$ |
| $1011 = 8$ | $0110 = 3$ |
| $1100 = 9$ | $0111 = 4$ |

### 3-4 التراميز العددية غير العشرية

وهي ترميز ثابتة تمثل الأعداد تمثيلاً مستقلاً عن ترميز الأرقام العشرية، بمعنى آخر، يحدد كل ترميز القواعد الخاصة به التي تسمح بإيجاد ترميز أي عدد.

- الترميز الطبيعي Natural Binary Code

وهو الترميز الطبيعي الموزون المعروف، حيث للخانة  $n$  الوزن  $2^{n-1}$ . مثال ذلك تمثيل العدد العشري 126:

$$126 = 2^6 + 2^5 + 2^4 + 2^3 + 2^2 + 2^1 = 111\ 1110$$

- الترميز المنعكس أو ترميز Gray

وهو ترميز يختلف فيه كل مستويين متتالين بخانة ثنائية واحدة، أي إن كل مستويين يكوتان تجاوراً، وهذا ما يسهل عملية الكشف عن الأخطاء، وخاصة في حالة محاسن الموضع العددية (التي تعتمد مثل هذا الترميز)، إذ ننتقل دائماً من وضع إلى وضع مجاور، أي من ترميز إلى ترميز مجاور.

نلاحظ هنا التناظر (في حالة أربع خانات كما هو ظاهر) بالنسبة للمحور الذي يفصل بين المستويين 7 و 8؛ وكذلك بالنسبة للمحاور التي تفصل بين المستويين 1 و 2؛ 5 و 6 ...

تسمح خاصية التناظر هذه بإيجاد الأعداد العليا. فمن أجل ترميز معكوس ذي  $n$  خانة ثنائية، يمكن أن نلاحظ تساوي الخانات  $n-1$  الدنيا حول محور التناظر الذي يفصل بين المستويين 1 -  $2^{n-1}$  و  $2^{n-2}$ ؛ وكذلك تساوي الخانات  $n-2$  الدنيا حول المحاور 1 -  $2^{n-2}$  و  $2^{n-1}$ ؛ وكذلك بين 1 -  $2^{n-2} + 2^{n-1}$  و  $2^{n-2} + 2^{n-1} - 1$

|    |      |   |   |
|----|------|---|---|
| 0  | 0000 |   |   |
| 1  | 0001 |   |   |
| 2  | 0011 |   |   |
| 3  | 0010 |   |   |
| =  | =    | = | = |
| 4  | 0110 |   |   |
| 5  | 0111 |   |   |
| -  | -    | - | - |
| 6  | 0101 |   |   |
| 7  | 0100 |   |   |
| =  | =    | = | = |
| 8  | 1100 |   |   |
| 9  | 1101 |   |   |
| -  | -    | - | - |
| 10 | 1111 |   |   |
| 11 | 1110 |   |   |
| =  | =    | = | = |
| 12 | 1010 |   |   |
| 13 | 1011 |   |   |
| -  | -    | - | - |
| 14 | 1001 |   |   |
| 15 | 1000 |   |   |

مثال: أوجد ترميز Gray للعدد 124  
 نلاحظ أن  $2^7 = 128 > 124 > 64 = 2^6$  وعليه نحتاج إلى 7 خانات  
 اثنانية لترميز هذا العدد. لنلاحظ أن محور التناظر يقع بين العدد  
 $128 = 2^7$  و  $127 = 2^7 - 1$  أي إن ترميز هذين العددين متتساو في  
 الخانات السبع الأولى. ولأن ترميز العدد 127 هو 1000000 يكون  
 ترميز العدد 128 هو 11000000. وبملاحظة أن  $3 = 127 - 124$  يكون  
 ترميز العدد 124 مساوياً ترميز العدد  $3 + 128 = 131$  في الخانات  
 السبع الدنيا، وهو من ثم:  $.1000010 = 1000010 + 01$ .

4-4 التحويل بين الترميز الطبيعي والترميز المنعكس  
 لنضع في جدول واحد الترميز الطبيعي الثنائي والترميز

المنعكس لمجموعة الأعداد التي يحتاج ترميزها مثلاً إلى خمس خانات  
الثنانية:

| edcba | $\eta\delta\gamma\beta\alpha$ |
|-------|-------------------------------|
| 00000 | 00000                         |
| 00001 | 00001                         |
| 00010 | 00011                         |
| 00011 | 00010                         |
| 00100 | 00110                         |
| 00101 | 00111                         |
| 00110 | 00101                         |
| 00111 | 00100                         |
| 01000 | 01100                         |
| 01001 | 01101                         |
| 01010 | 01111                         |
| 01011 | 01110                         |
| 01100 | 01010                         |
| 01101 | 01011                         |
| 01110 | 01001                         |
| 01111 | 01000                         |
| 10000 | 11000                         |
| 10001 | 11001                         |
| ...   | ...                           |

1-4-4 التحويل من الترميز الطبيعي إلى الترميز المنعكس  
نلاحظ من الجدول السابق وجود علاقات بين a (أعمدة  
الترميز الطبيعي) و  $\eta\delta\gamma\beta\alpha$  (أعمدة الترميز المنعكس) على النحو  
التالي:

$$\alpha = a \oplus b$$

$$\beta = b \oplus c$$

$$\gamma = c \oplus d$$

$$\delta = d \oplus e$$

$$\eta = e$$

حيث يقصد بالعملية  $\oplus$  العلاقة:  $\alpha \oplus \beta = \alpha \cdot \overline{\beta} + \overline{\alpha} \cdot \beta$ .

يمكن تعميم هذه العلاقات في حالة الترميز على  $n$  خانة اثنانية. لتكن  $a_i$  أعمدة الترميز الطبيعي و  $\alpha_i$  أعمدة الترميز المنعكس ( $i=1, \dots, n$ ).

$$\alpha_1 = a_1 \oplus a_2$$

...

$$\alpha_i = a_i \oplus a_{i+1}$$

...

$$\alpha_n = a_n$$

مثال: إيجاد التمثيل المنعكس للعدد 124

الترميز الطبيعي:  $124 = 1111100$

ومنه نجد:

$$\alpha_1 = 0$$

$$\alpha_2 = 1$$

$$\alpha_3 = 0$$

...

$$\alpha_6 = 0$$

$$\alpha_7 = 1$$

على هذا فالترميز المنعكس لـ 124 هو 1000010.

#### 2-4-4 التحويل من الترميز المنعكس إلى الترميز الطبيعي

بملاحظة أنه إذا كان  $x = y \oplus z$  فإن  $y = x \oplus z$ , نجد بالعودة إلى العلاقات السابقة:

$$a_1 = \alpha_1 \oplus \alpha_2 \oplus \alpha_3 \dots \oplus \alpha_n$$

$$a_2 = \alpha_2 \oplus \alpha_3 \dots \oplus \alpha_n$$

$$a_3 = \alpha_3 \oplus \alpha_4 \dots \oplus \alpha_n$$

...

$$a_n = \alpha_n$$

## 5 ترميز كشف الأخطاء

تنقل المعلومات بين حاسوب وأخر مثلاً عن طريق كبل يصل مباشرة بين الحاسوبين مباشرة أو عن طريق شبكة، والنقل المباشر بين الحاسوبين يكون إما «تسلسلياً»: ترسل الخانات الائتمانية من الحاسوب الأول ويستقبلها الحاسوب الثاني خانة بعد خانة؛ أو يكون «تفرعياً»: يرسل العدد دفعة واحدة.

في كلتا الحالتين، من المهم نقل هذه المعلومات نقلأً صحيحاً. ولكن ذلك يصعب بسبب الضجيج الكهربائي أو التشوّه الذي قد يصيب الإشارة... لذا يجب توفير وسيلة تسمح بكشف الخطأ عند حدوثه وتصحيحه إن أمكن.

يمكن كشف الخطأ عند ترميز العدد (أو الإشارة) في عدد من الخانات (أو الأعمدة) أكبر من العدد اللازم، بحيث تعطى الأعمدة الزائدة دور المساعدة في كشف الأخطاء. مثلاً، يمكن إضافة عمود التكافؤ parity الذي نضع فيه القيمة 1 إذا كان عدد الخانات المساوية للواحد في الترميز زوجياً والقيمة 0 إذا كان ذلك العدد فردياً، مع تجنب الترميز 0000 الذي قد يستخدم للدلالة على عطل ما في النظام المرسل للمعلومات. فلو أخذنا على سبيل المثال الترميز المزاح بمقدار 3 وأرفقنا به عمود التكافؤ لكان لدينا:

عمود التكافؤ      الترميز المزاح بمقدار 3

|   |      |   |
|---|------|---|
| 0 | 0011 | 1 |
| 1 | 0010 | 0 |
| 2 | 0101 | 1 |
| 3 | 0110 | 1 |
| 4 | 0111 | 0 |
| 5 | 1000 | 0 |
| 6 | 1001 | 1 |
| 7 | 1010 | 1 |
| 8 | 1011 | 0 |
| 9 | 1100 | 1 |

عند استقبال المعلومات، نقوم بإعادة حساب خانة التكافؤ ومقارنتها بالخانة المستقبلة للاستدلال على وجود خطأ أم لا. مثلاً إذا استقبلنا العدد 0100 وكانت خانة التكافؤ الملحقa به تساوي 0 كان هذا مؤشراً إلى صحة الاستقبال؛ أما إذا كانت خانة التكافؤ المستقبلة تساوي 1 فعندما يمكن توقع وجود خطأ في استقبال الخانات. غير أن ذلك لا يسمح بتصحيح الخطأ. من جهة أخرى، لا تسمح هذه الطريقة بكشف خطأ مضاعف، ولكن احتمال الخطأ المركب أقل بكثير من احتمال وجود خطأ في خانة واحدة.

#### • ترميز هامنگ Hamming

في هذا الترميز، ترمز الأعداد في عدد من الخانات أكبر بثلاثة أعمدة من العدد اللازم. تكون بعض هذه الأعمدة الترميز الثنائي العادي، وتكون الأعمدة فيما بينها مجموعات للتثبت من صحة الترميز وتصحيحه.

لنأخذ مثلاً ترميز الأعداد من 0 إلى 15:

|    | $p_1$ | $p_2$ | $x_3$ | $p_4$ | $x_5$ | $x_6$ | $x_7$ |
|----|-------|-------|-------|-------|-------|-------|-------|
| 0  | 0     | 0     | 0     | 0     | 0     | 0     | 0     |
| 1  | 1     | 1     | 0     | 1     | 0     | 0     | 1     |
| 2  | 0     | 1     | 0     | 1     | 0     | 1     | 0     |
| 3  | 1     | 0     | 0     | 0     | 0     | 1     | 1     |
| 4  | 1     | 0     | 0     | 1     | 1     | 0     | 0     |
| 5  | 0     | 1     | 0     | 0     | 1     | 0     | 1     |
| 6  | 1     | 1     | 0     | 0     | 1     | 1     | 0     |
| 7  | 0     | 0     | 0     | 1     | 1     | 1     | 1     |
| 8  | 1     | 1     | 1     | 0     | 0     | 0     | 0     |
| 9  | 0     | 0     | 1     | 1     | 0     | 0     | 1     |
| 10 | 1     | 0     | 1     | 1     | 0     | 1     | 0     |
| 11 | 0     | 1     | 1     | 0     | 0     | 1     | 1     |
| 12 | 0     | 1     | 1     | 1     | 1     | 0     | 0     |
| 13 | 1     | 0     | 1     | 0     | 1     | 0     | 1     |
| 14 | 0     | 0     | 1     | 0     | 1     | 1     | 0     |
| 15 | 1     | 1     | 1     | 1     | 1     | 1     | 1     |

حيث تكون مجموعة الأعمدة  $x_3x_5x_6x_7$  الترميز الطبيعي، في حين

تكون الأعمدة  $p_4x_5x_6x_7$  و  $p_1x_3x_5x_7$  و  $p_2x_3x_6x_7$  و  $p_4=x_5 \oplus x_6 \oplus x_7$  ، حيث  
 $p_1=x_3 \oplus x_5 \oplus x_7$  و  $p_2=x_3 \oplus x_6 \oplus x_7$  و  $p_4=x_5 \oplus x_6 \oplus x_7$  مجموعات  
التحقق التي تضمن عدداً زوجياً من الوحدان. ومن ثم، ففي حالة  
حدوث خطأ أثناء النقل، لن يكون الشرط السابق محققاً وسيكون  
بإمكان كشف مكان الخطأ.

لنأخذ مثلاً على ذلك ترميز العدد 9 وهو 0011001. لنفترض الآن  
وجود خطأ في الخانة الأخيرة بحيث يكون لدينا 0011000.  
نجد من مجموعات التحقق ما يلي:

$$\begin{array}{ll} p_1x_3x_5x_7 & 0 \oplus 1 \oplus 0 \oplus 0 = 1 \\ p_2x_3x_6x_7 & 0 \oplus 1 \oplus 0 \oplus 0 = 1 \\ p_4x_5x_6x_7 & 1 \oplus 0 \oplus 0 \oplus 0 = 1 \end{array} \quad \begin{array}{c} \diagup \\ \diagdown \end{array} \quad 7 : 111$$

تدل هذه القيمة على مكان الخطأ، وهو الخانة الأخيرة التي يجب أن  
 تكون قيمتها مساوية للواحد.



## الملحق الثاني

# التنفيذ التقاني للمؤثرات المنطقية

### 1 مقدمة


يتطلب الاستخدام العملي لمختلف المؤثرات المنطقية التي رأيناها في الفصل السابق أدوات ووسائل تقنية تسمح بإيجاد مكافئات مادية لها. بعض التقنيات بقي على حاله دون تطور كما هو الحال في تقنيات الأزرار والقواطع الكهربائية، على حين لم ينقطع البعض الآخر عن التطور كما هو الحال في تقنيات أتصاف النواقل. سنستعرض في هذا الجزء مبدأ تنفيذ المؤثرات المنطقية باستخدام الأزرار الكهربائية ثم أتصاف النواقل دون الدخول في تفاصيل (هامة من حيث المبدأ) يمكن لمعرفتها العودة إلى كتب مختصة.

سنصلح في كل ما سيأتي، على تمثيل الواحد المنطقي بالقيمة العليا للجهد الكهربائي  $V^+$  (5 فولت مثلاً) والصفر المنطقي بالقيمة الدنيا للجهد الكهربائي  $V^-$  (0 فولت مثلاً).

### 2 تنفيذ المؤثرات المنطقية بتقنية الأزرار

وهي أقدم التقنيات وأبسطها. تتألف الأزرار من نابض حامل لقطعة معدنية موصولة كهربائياً ومغلفة بغازل، يؤدي الضغط عليها لوصل النقطتين A, B المنفصلتين في حالة الراحة (أي عدم وجود أي


تأثير على النابض) كما في الشكل:



ف عند ضغط الزر p تتصل النقطة A بالنقطة B، ونجد الجهد  $V^+$  عند النقطة B وإلا نجد القيمة  $V^-$ . أي نجد عند B الواحد عند الضغط على الزر والصفر عند تركها في حالة راحة.

البواية OR


للحاق بالمتغيرين المنطقيين a و b زررين pa و pb ولنصلهما على التوازي:



ف عند الضغط على أي من الزررين أو على كليهما نجد عند الخرج الجهد  $V^+$  (أي الواحد)، وإلا نجد القيمة  $V^-$  (أي الصفر).

البواية AND


هي كما في المؤثر OR ولكن الوصل يكون على التسلسل:



حيث نجد عند الخرج  $f$  القيمة  $V^-$  (أي الصفر) إلا إذا ضغط على الزرين معاً، فنجد عندها القيمة  $V^+$  (أي الواحد).

البوابة NOT:

يمكن تحقيق هذا المؤثر كما في الشكل التالي:



حيث نجد القيمة  $V^+$  عند  $f$  إلا إذا ضغطنا على الزر، فنجد عندها القيمة  $V^-$  عند  $f$ .

تشكل البوابات الأخرى بتركيبات مختلفة من البوابات المذكورة آنفاً.

### 3 تنفيذ المؤثرات المنطقية بأنصاف النواقل


تطورت تقنية تحقيق المؤثرات المنطقية باستخدام أنصاف النواقل تطوراً كبيراً، وجرى، جيلاً بعد جيل، تعزيز المواصلات الإلكترونية لهذه المؤثرات من حيث الاستطاعة المستهلكة والتأثير بالضجيج ودرجة الحرارة وتردد العمل، الخ... استخدمت في بادئ الأمر الديودات والمقاومات لتنفيذ المؤثرات المنطقين AND و OR ، ثم استخدمت الترانزستورات في بني وتقنيات مختلفة.

سنقدم فيما يلي فكرة مبسطة عن الديود والترانزستور


### الديود:

هو وصلة نصف ناقل (سيلسيوم مثلاً) جرى تعليم الجزء الأول منها بالفوسفور أو الزرنيخ، وبذلك يصبح هذا الجزء حاملاً للإلكترونات (n)، في حين جرى تعليم الجزء الثاني بالغالانيوم أو الأنديوم، وبذلك يصبح حاملاً للثقوب (p).


عند ربط الديود بدارة كما في الشكل التالي:



تتحرك الإلكترونات باتجاه الثقوب ويسري تيار نسميه بتيار الاستقطاب المباشر، ويكون لميز التيار-الجهد الشكل العام التالي:





أما في حالة الاستقطاب المعاكس فيسري تيار ضعيف جداً (نظرياً معادلاً)، إلا إذا تجاوز الجهد قيمة محددة فعندها يتزايد التيار نتيجة ما نسميه بانهيار الديود. وبالتالي سيكون للميز العام تيار-جهد الشكل التالي:



والذي يظهر أن الديود يكون مررًا للتيار عند تطبيق جهد صغير (غير معدوم وتنوقف قيمته على مواصفات الديود)، وتكون مقاومته شبه معدومة. ولكن عندما يكون الجهد سالبًا بين المصعد والمهبط، يكون التيار شبه معدوم (مع تغيير في جهته) أي إن المقاومة تصبح كبيرة جداً. وعندما يزيد هذا الجهد عن مقدار معين يزداد التيار العكسي وينهار الديود (وهو ما نتجنب حدوثه عامة إلا في بعض التطبيقات الخاصة).


#### الترانزستور ثنائي القطبية:

تتألف وصلة الترانزستور من شريحة من السيليسيوم جرى تعليم طفيها اليميني واليساري بالفوسفور مثلاً للحصول على منقطتين حاملتين للإلكترونات ( $n$ ), في حين جرى تعليم منطقة ضيقة جداً بالغالليوم للحصول على منطقة حاملة للثقوب ( $p$ ). تنشأ بذلك وصلة الترانزستور  $n-p-n$ . ويمكن بطريقة معاكسة الحصول على ترانزستور من نوع  $p-n-p$ . يمثل كل نوع من الترانزستورات كما يلي:



تسمى مناطق الترانزستور الثلاث بالباعث Emitter والقاعدة Collector والمجمع Base. ويشير سهم الباعث إلى اتجاه التيار بين الباعث والمجمع، وذلك عند تطبيق جهد مناسب بين القاعدة والباعث. يكون هذا التيار أعظمياً عند تطبيق جهد موجب، أكبر من قيمة محددة نسميها جهد الإشباع، بين القاعدة والباعث، في حالة الترانزستورات npn. ويكون معدوماً عند تطبيق جهد سالب أو معدوم بين القاعدة والباعث. أي إن المقاومة بين المجمع والباعث تكون نظرياً معدومة عند تطبيق جهد موجب على القاعدة بالنسبة إلى الباعث، وتكون هذه المقاومة لانهائية نظرياً عند تطبيق جهد معدوم أو سالب على القاعدة بالنسبة إلى الباعث. ويمكن قول الشيء نفسه فيما يتعلق بالترانزستورات pnp، ولكن بعد عكس جهة الجهد المطبق على القاعدة بالنسبة إلى الباعث. تقوم القاعدة إذن بالتحكم بمرور أو قطع التيار بين المجمع والباعث. تسمى هذه الترانزستورات بالثنائية الاستقطاب (Bipolar Junction Transistor).

يستخدم الترانزستور لتحقيق البوابة NOT وفق المخطط التالي:




| e              | s              |
|----------------|----------------|
| V <sup>+</sup> | V <sup>-</sup> |
| V <sup>-</sup> | V <sup>+</sup> |

### 1-3 تقنية الديود-الديود


DDL (Diode-Diode Logic)

:AND البوابة



نجد عند النقطة S القيمة  $V^+$  فقط عندما يكون لكلا المتغيرين a و b القيمة  $V^+$ . أما إذا كان لأي منهما أو لكليهما القيمة  $V^-$  نجد القيمة  $V^-$  عند الخرج S. وهذا هو عمل البوابة AND.

:OR البوابة




نجد عند النقطة  $S$  القيمة  $V^+$  عندما يكون لأي من المتغيرين  $a$  أو  $b$  أو لكليهما القيمة  $V^+$ . ويكون  $S$  مساوياً لـ  $V^-$  إذا كان لكل من  $a$  و  $b$  القيمة نفسها  $V^-$ .

وبالرغم من سهولة تنفيذ هذه البوابات، فإن لها بعض المشاكل التي تعيق استخدامها. مثلاً، ليكن مطلوباً تحقيق الدالة المنطقية ذات المتغيرات الأربع  $a, b, c, d$  التي صيغتها:

$$f(a,b,c,d) = ab + cd$$

باستخدام بوابات ذات مدخلين. يمكن تحقيق ذلك بدارة لها المخطط التالي:



فحين يكون كل من  $a$  و  $b$  و  $c$  و  $d$  القيمة  $V^+$ ، نجد أن الجهد عند النقطة  $f$ ، من أجل  $V^- = 0$ ، هو:

$$V_f = \frac{V^+}{\frac{R_1}{2} + R_2} R_2$$

أما إذا طبق على المدخل  $c$  الجهد  $V^- = 0$ ، فنجد عندئذ أن جهد النقطة  $f$  يساوي:


$$V_f = \frac{V^+}{R_1 + R_2} R_2$$

أي أن  $V_f$  يختلف بوضوح عن  $V_f$ ، وهذا غير مقبول، إذ يجب أن نحصل على الجهد نفسه في كلتا الحالتين، ذلك أن الدالة  $f$  القيمة المنطقية نفسها. ولقد دفع هذا النمط من المشاكل إلى البحث عن تطوير تقنيات أخرى لا نواجه فيها مثل هذه المصاعب.

### 2-3 تقنية الديود-الترانزستور

#### DTL (Diode-Transistor Logic)


تتمثل المشكلة كما رأينا سابقاً في الخرج، الذي يتغير الجهد عنده بدلاًلة الدخل، وذلك بالرغم من وجوب محافظة الخرج على القيمة المنطقية نفسها. ولواجهة هذه المشكلة يمكن أن نستخدم الترانزستور كمبدل بين  $V^-$  و  $V^+$  (أي تشغيله بالإشباع) لتنفيذ بوابة NAND (وهي مؤثر تام) وفق المخطط التالي:




حيث تحافظ  $S$  على القيمة  $V^+$  إلا إذا كان لكل من  $a$  و  $b$  الجهد  $V^+$ . ويمكننا تحقيق دالة كالتي رأيناها سابقاً  $f = ab + cd$  بعد ملاحظة أن:  

$$f = \overline{\overline{ab} + \overline{cd}} = \overline{\overline{ab}} \cdot \overline{\overline{cd}}$$

ومنه المخطط التالي:



ولما كان الخرج في تقنية الـ DTL هو ترانزستور، فإنه يخلصنا من مشاكل الـ DDL (من نعطف تلك التي تحدثنا عنها سابقاً). ولكن هذه التقنية لا تخلو بدورها من نقاط ضعف، مثل عدد البوابات التي يمكن وصلها إلى بوابة وحيدة، أو ما نسميه *Fan Out*. وللنوضح ذلك كما يلي:




فلو قمنا بوصول عدة بوابات NAND إلى خرج بوابة NAND الأولى، كما في الشكل السابق، ولو كان خرج هذه البوابة مساوياً الصفر، لوجب عندها مرور تيارات من بوابات المرحلة الثانية تسبب ارتفاع الجهد عند النقطة N. ذلك لأن الترانزistor لن يسمح بمرور تيار أكبر من قيمة محددة بين المجمع والباعث، وهذا ما يفرض أن يكون عدد بوابات المرحلة الثانية التي يمكن وصلها إلى بوابة المرحلة الأولى محدوداً.

## 3-3 تكنولوجيا الترانزستور - الترانزستور TTL (Transistor-Transistor Logic)

بنيت الدارات المتكاملة الأولى على أساس تقنية DTL التي تطورت بعد ذلك إلى تقنية TTL. ذلك أن عملية تصنيع دارات مبنية فقط على المقاومات والترانزستورات أسهل من الدارات المبنية على المقاومات والترانزستورات والديودات. يستخدم في

تقنية الـ TTL ترانزستورات متعددة البواعث. وسنوضح عمل الدارات من هذه التقنية بواسطة مثال: بوابة NAND بثلاثة مدخل:




نلاحظ أن مجمع الترانزستور  $T_1$  متصل بباعته دائمًا. فإذا كانت قيمة أي من المدخل الثلاثة  $a_1$  أو  $a_2$  أو  $a_3$  هي الصفر، بقي مجمع هذا الترانزستور على الجهد  $V^-$ . ومن ثم فالخرج  $S$  سيكون مساوياً لـ  $V^+$ ، أي الواحد. ولكن عندما تأخذ المدخل الثلاثة  $a_1$  و  $a_2$  و  $a_3$  معاً القيمة  $V^+$  (أي الواحد) يأخذ مجمع الترانزستور  $T_1$  هذه القيمة أيضاً، ومن ثم يصبح الترانزستور  $T_2$  مررراً وتكون قيمة  $S$  مساوية لـ  $V^-$  (أي للصفر)، وهذا هو عمل بوابة NAND.

#### 4-3 تقنية المعدن-الأكسيد-نصف الناقل

تبين الدارة المعروضة آنفاً مبدأ دارة NAND بتقنية TTL. وتحتاج هذه الدارة إلى تعديلات كثيرة لكي تستجيب لمتطلبات عديدة، مثل زمن الاستجابة والاستطاعة المستهلكة، التي سنتحدث عنها لاحقاً. (للاستزادة، يمكن العودة إلى كتب الإلكترونيات).

استخدمت في الدارات المنطقية المتكاملة تقنية هامة أخرى هي تقنية MOS (Metal Oxide Semiconductor) أو المعدن-الأكسيد-نصف الناقل) التي تبني على نوع مختلف من

الترانزستورات هو ترانزستور أثر الحقل FET (Field-Effect Transistor) بنوعيه: ذي القناة n وذي القناة p.




يمكن، في هذا النوع من الترانزستورات، التحكم في الممانعة بين المنبع Source والمصرف Drain وذلك بالتأثير على الزالقة Gate، بفضل حقل كهربائي تولده الشحنة الساكنة المطبقة على الزالقة (من هنا جاءت التسمية: أثر الحقل). ففي الترانزستور من النمط n مثلاً، يكون الخط من المصرف إلى المنبع دارة مفتوحة (مقاومة لانهائية) عندما يكون جهد الزالقة سالباً بالنسبة إلى المنبع. أما إذا كان جهد الزالقة موجباً بالنسبة إلى المنبع، فيكون خط الدارة بين المصرف والمنبع مقصوراً (مقاومة معروفة). ويكون الأمر على عكس ذلك في حالة ترانزيستورات الحقل من النمط p.

نلاحظ هنا أنه لا يوجد تيار بين الزالقة والمنبع، وهذا هو الاختلاف الأول مع الترانزستور ذي الوصلة ثنائية الاستقطاب BJT، حيث يجري التحكم في قيمة هبوط الجهد بين المجمع والباعث بالتيار الذي يعبر القاعدة باتجاه الباعث، أما الاختلاف الثاني فيكمن في أن ترانزستور BJT، عندما يكون مررراً ومشبعاً، يبقى فيه هبوط جهد صغير بين المجمع والباعث، وهذا يعني استهلاكاً للطاقة. أما في ترانزستورات الحقل، فعندما يكون الترانزستور مررراً تكون الممانعة بين المنبع والمصرف معروفة. يؤدي كل هذا إلى كون الطاقة المستهلكة في ترانزستورات الحقل صغيرة جداً مقارنة بالطاقة المستهلكة في الترانزستورات الثنائية الاستقطاب.


الحامل في ترانزستورات n-MOS هو الإلكترونات، وهو الثقوب

Holes في ترانزستورات p-MOS. ولما كانت حركة الإلكترونات أسرع من حركة الثقوب مانت ترانزستورات n-MOS أسرع من p-MOS.

يظهر الشكل التالي مخطط بوابة العاكس باستخدام ترانزستورات من نوع n-MOS:



يُستخدم في تقنية CMOS (Complementary MOS) كلا النوعين من الترانزستورات. ويكون لبوابة العاكس المخطط التالي:



تمتاز تقنية CMOS عن تقنية nMOS بكونها ذات استهلاك أقل وممانعة خرج أصغر.

**4 خواص ومواصفات البوابات المنطقية**  
يجب الانتباه عند استخدام البوابات المنطقية إلى نقاط عديدة،

مثل زمن الانتشار وهاشم الضجيج والاستطاعة التي تستهلكها البوابة الواحدة... تحدد هذه الموصفات حدود التعامل مع البوابات المنطقية الإلكترونية كما ستوضح ذلك الفقرات التالية.

#### 1-4 زمن الانتشار


إن الزمن اللازم لانتقال بوابة منطقية من حالة منطقية إلى أخرى ليس معدوماً، فزمن التبديل في الترانزستور، وهو الزمن اللازم لكي يقوم تيار القاعدة بفتحه أو إغلاقه، ليس معدوماً نتيجة للأثر السعوي بين القاعدة والباعث، وكذلك بين المجمع والباعث. يؤدي هذا إلى حدوث تأخير بين لحظة تطبيق الإشارة عند دخول البوابة ولحظة التغير المنشود في الخرج. نسمي هذا التأخير بزمن الانتشار  $t_p$  الذي تعتمد قيمته على الدارة والعناصر المستخدمة في تحقيق البوابة. يحدد هذا التأخير تردد الإشارة الأعظمي التي يمكن تطبيقها على دخل البوابة دون أن يسببها تشوّه كبير، ويعطي بالعلاقة:

$$F_{max} = \frac{1}{2 t_p}$$


#### 2-4 مستوى إشارة الدخل والخرج

تحدثنا حتى الآن عن جهد كهربائي مقابل للصفر ورمزاً إليه بـ  $V^-$  وجهد آخر مقابل الواحد رمزاً إليه بـ  $V^+$ . ولكننا ندرك بسهولة أن جعل الصفر مساوياً لقيمة محددة تماماً  $V$  يقود إلى العديد من المشاكل، وكذلك الأمر بالنسبة للواحد وقرنه بالقيمة  $V$ . فالضجيج الكهربائي الذي يتراكم على إشارتي الدخل والخرج يغير من مستوياتها، وكذلك تغير جهد الخرج، الذي هو دخل لبوابة منطقية تالية، بسبب تغير الحمل...  
لذا يجب تحديد مستوى الصفر ومستوى الواحد على شكل مجال.

ولكن هل يجب أن يكون مجال الصفر مثلاً هو نفسه عند الدخل والخرج؟ الجواب: لا، فعلى مجال الخرج أن يكون أصغر من مجال الدخل، ذلك أن خرج بوابة A قد يوصل بدخل أخرى B كما في الشكل:



وعلى البوابة الثانية ألا تخطئ في تعاملها مع الصفر الذي يظهر على البوابة الأولى، بالرغم مما قد يتراكم مع خرج هذه البوابة من ضجيج. أما الواحد، فيجب أن يكون في بوابة الخرج A أعلى منه في B. وهذا ما يمثله الخططان التاليان:




حيث يشير  $V_{il}$  إلى أكبر قيمة لجهد في الدخل تقبله البوابة المنطقية كصفر. أما  $V_{ol}$  فتشير إلى أكبر قيمة لجهد تعطيه البوابة كصفر في خرجها. وأما  $V_{ih}$  فهو أصغر جهد قبله البوابة المنطقية على أنه مساو للواحد. وأما  $V_{oh}$  فهو أصغر خرج تعطيه بوابة منطقية كواحد على خرجها.


نسمى الفارق  $V_{oh}-V_{ih}$  بـ**مناعة الواحد المضادة للضجيج** (هامش الضجيج للواحد)، ذلك أن أي انخفاض في قيمة جهد خرج بوابة منطقية ما بالمقدار  $V_{oh}-V_{ih}$ ، بسبب **الضجيج الخارجي**، لن يؤثر في قبول بوابة منطقية أخرى لقيمة  $V_{ih}$  كواحد.

ونسمى الفارق  $V_{il}-V_{ol}$  بـ**مناعة الصفر المضادة للضجيج** (هامش الضجيج للصفر). ذلك أن أي ارتفاع في قيمة جهد خرج بوابة منطقية

ما بالمقدار  $V_{il}$ - $V_{ol}$ ، بسبب الضجيج الخارجي، لن يؤثر في قبول بوابة منطقية أخرى للقيمة  $V_{il}$  كصفر. يوضح المخطط التالي تأثير ذلك في إشارة دخل يتراوح الجهد فيها بين قيم مختلفة:



والناتج (الخرج) في حالة بوابة عاكس:



لنلاحظ أن هذه المناعة هي سكونية (ستاتيكية)، وهي أكبر من ذلك في حالة الإشارة العابرة السريعة التي تدوم زمناً أقصر من زمن الانتشار في البوابات.

### 3-4 جهد التغذية

يعتمد جهد التغذية ( $V^-$  -  $V^+$ ) على العائلة المستخدمة من TTL أو MOS، الخ... قيمة جهد التغذية الاسمي يساوي عموماً 5V، وذلك في لتقنيات التي تعتمد على الترانزستورات الثنائية القطبية BJT

التي تعمل في الإشباع. أما عائلة MOS فيمكن أن يصل جهد التغذية فيها إلى 15V.

#### 4-4 الاستطاعة المبددة

وهي الاستطاعة التي تستهلكها البوابة المنطقية. هذه الاستطاعة متغيرة تبعاً لكون البوابة المنطقية في حالة واحد أو في حالة صفر؛ وتعطى عادةً قيمة وسطى، أي وسطي الاستطاعة المبددة لبوابة في حالة الواحد والصفر. وعلى العموم، تتعلق الاستطاعة المبددة بالعوامل التالية

- جهد التغذية;
- هوامش الضجيج;
- تردد العمل;
- الشحن السعوية.

تتغير الاستطاعة المبددة تبعاً للبوابة المنطقية والتقنية المستخدمة في تنفيذها، وتتغير بين 1mW و 50 mW.

#### 5-4 درجة حرارة الوسط

تتأثر مكونات أنصاف النواقل بدرجة حرارة الوسط، إذ لا يمكن لبوابة منطقية أن تعمل عملاً صحيحاً إلا ضمن مجال درجة حرارة محدد يتعلق بنوع التطبيقات التي تستخدم فيها هذه البوابات.

تتوافق البوابات المنطقية في ثلاثة فئات هي:

- الفئة العسكرية : و المجال عملها يقع بين  ${}^{\circ}\text{C}$  55- و  ${}^{\circ}\text{C}$  125.
- الفئة الصناعية : و المجال عملها يقع بين  ${}^{\circ}\text{C}$  25- و  ${}^{\circ}\text{C}$  85.
- الفئة المدنية : و المجال عملها يقع بين  ${}^{\circ}\text{C}$  0- و  ${}^{\circ}\text{C}$  85.

## 5 الدارات المتكاملة

يمكن جمع عدة بوابات منطقية في دارة واحدة لها التغذية نفسها، تكون ما نسميه بالدارة المتكاملة (Integrated Circuit) IC. نسمى الدارات المتكاملة التي لا يزيد عدد البوابات فيها عن عشر بالدارات الصغيرة التكامل (Small Scale Integration) SSI، أما الدارات المتكاملة التي تضم أكثر من عشر بوابات وأقل من مئة بوابة فنسميها بالدارات المتوسطة التكامل (Medium Scale Integration) MSI، وأما الدارات التي تضم أكثر من مئة بوابة فنسميها بالدارات العالية التكامل (Large Scale Integration) LSI. وأخيراً، نسمى الدارات التي تضم آلاف البوابات بالدارات العالية التكامل جداً VLSI (Very Large Scale Integration).




### الملحق الثالث

## وصف مراقب المعالج 8086

عرضينا في الفصل الأول من الجزء الأول من هذا الكتاب المعالج الصغرى 8086 من وجهة نظر برمجية، فذكرنا بنите الداخلية، وسجلاته، وعدد خطوط العنونة، وخطوط المعطيات. أي ذكرنا ما يحتاج إليه المستثمر لبرمجة المعالج. ونعرض في هذا الملحق المعالج الصغرى من وجهة نظر إلكترونية، فنصف مراقبة الخارجية Pin وعملها.

للمعالج 8086 أربعون مربطاً خارجياً (انظر الشكل 1) نعطي فيما يلي وصفاً لوظائفها.



الشكل 1: المراقب الخارجي للمعالج الصغير 8086.

| اسم المربط     | رقمه         | نوعه | وظيفته   |
|----------------|--------------|------|--|
| AD0 - AD15     | من 2 إلى 16  | د/خ  | مسرى العنوان والمعطيات. يضع المعالج على هذه الخطوط أولاً العنوان المراد الوصول إليه، ثم يضع القيمة المراد كتابتها في ذلك العنوان (في حالة الكتابة)، أو يترا المعطيات التي تضمنها الذاكرة على هذه الخطوط (في حالة القراءة). |
| S6/A19         | من 35 إلى 38 | خ    | خطوط عنونة/حالة. تمثل هذه الخطوط الأوزان العليا للعنوان في مرحلة وضع العنوانين على المسري. ثم تنقل بعد ذلك معلومات عن حالة المعالج في المراحل الأخرى، فمثلاً تدل هذه الخطوط على سجل القطاع المستخدم حالياً في المعالج.     |
| S5/A18         |              |      |  |
| S4/A17         |              |      |  |
| S3/A16         |              |      |  |
| S7/ <u>BHE</u> | 34           | خ    | يؤهل المعالج هذا الخط عندما يرغب في الوصول إلى الجزء العلوي من مسри المعطيات (D9 إلى D15).   |
| <u>RD</u>      | 32           | خ    | يدل هذا الخط على قيام المعالج بعملية قراءة من موقع في الذاكرة أو معبر د/خ.   |
| READY          | 22           | د    | يسعى هذا المدخل للمعالج بمعرفة جاهزية الذاكرة أو معبر د/خ لإتمام تبادل المعلومات.  |
| INTR           | 18           | د    | يفحص المعالج هذا المدخل دورياً (عند كل تعلية) لتحسس وجود طلب مقاطعة من طرفية خارجية.   |

|   |   |      |        |
|---|---|------|--------|
| د | يفحص المعالج هذا الدخل عند تنفيذه لتعليمية wait، فإذا وجد القيمة '0' فإنه سينتقل إلى التعليمية اللاحقة وإلا فسيدخل في حالة ركود إلى أن تظهر القيمة '1' أو يعاد إقلاعه.              | 23   | TEST   |
| د | المقاطعة غير القابلة للحجب. يؤدي ظهور جبهة على هذا الخط إلى مقاطعة عمل المعالج. تتميز هذه المقاطعة بأنها لا تحجب برمجياً، فظهور إشارة على هذا الدخل سيؤدي حتماً إلى مقاطعة المعالج. | 17   | NMI    |
| د | مدخل الاستهلال. عندما يأخذ هذا المدخل القيمة '1' فإن المعالج يتوقف عن العمل وبعودته هذا المدخل إلى '0' يقلع المعالج من جديد، وينفذ برنامجه من البداية.                              | 21   | RESET  |
| د | دخل الساعة. ينبعي تطبيق إشارة مربعة دورية على هذا الدخل لتقوم بدور ساعة العمل التي توقف عمل المعالج.  | 19   | CLK    |
|   | تنفيذية. يربط هذا الدخل إلى الجهد المستمر +5V لتنفيذية المعالج.   | 40   | VCC    |
|   | أرضي. يربط هذان المربطان إلى المأخذ الأرضي (0V).  | 1,20 | GND    |
| د | تحدد القيمة على هذا الدخل نمط العمل. فللمعالج نمطاً عمل: أصغرى يستخدم في النظم الوحيدة المعالج، وأعظمى يسمح للمعالج بالتعايش مع معالجات أخرى.                                       | 33   | MN/ MX |

**أما المرابط المتبقية فيختلف دورها تبعاً لنمط العمل. ففي النمط الأصغر يكون عمل المرابط كما يلي:**

| <u>اسم المرابط</u>   | <u>رقمه</u> | <u>نوعه</u> | <u>وظيفته</u> | <u>M/IO</u> |
|--|-------------|-------------|---------------|-------------|
| يُستخدم للتمييز بين قيام المعالج بالوصول إلى ذاكرة أو إلى دخ.  | 28          | خ           |               |             |
| تدل هذه الإشارة، عندما تصبح فعالة، أن المعالج يريد الكتابة في أحد مواقع الذاكرة أو في أحد المعاير.   | 29          | خ           |               | <u>WR</u>   |
| إشعار بقبول المقاطعة. يؤهل المعالج هذا الخرج عندما يقبل طلب المقاطعة INTR، فيشعر بذلك الطرفيات المعنية بقبوله الطلب.                             | 24          | خ           |               | <u>INTA</u> |
| تأهيل لاقف العنوانين. يتأهله هذا الخرج عندما يضع المعالج عنواناً على مسراه، ويعود هذا الخرج إلى القيمة 0 عندما ينتقل المعالج إلى مراحل عمل أخرى. | 25          | خ           |               | <u>ALE</u>  |
| إرسال معطيات أو استقبالها. يفيد هذا الخرج في تحديد جهة انتقال المعلومات من المعالج نحو الطرفيات أو بالعكس.                                       | 27          | خ           |               | <u>DT/R</u> |
| تأهيل المعطيات. تصبح هذه الإشارة فعالة عندما ينتقل المعالج من مرحلة العنونة إلى مرحلة وضع أو قراءة المعطيات.                                     | 26          | خ           |               | <u>DEN</u>  |

|  |    |      |
|--|----|------|
| د  | 30 | HOLD |
| طلب التجمد. قد تطلب دارة خارجية إلى المعالج التوقف عن العمل، فتعبر تلك الدارة عن طلبها بواسطة هذا الدخل. | خ  | HLDA |

قبول التجمد. يعرب المعالج عن قبول طلب التجمد HOLD بتأهيل هذا الخرج. وعند قبوله للتجمد فإنه يرفع سيطرته عن مسرى المطبيات والعنابين والتحكم. يخرج المعالج من حالة التجمد عندما تزول إشارة طلب التجمد HOLD.

وفي النمط الأعظمي، تأخذ المرباط السابقة الدلالات التالية:

| اسم المربط                                    | رقمه  | نوعه | وظيفته  |
|---|-------|------|---|
| $\overline{S0}, \overline{S1}, \overline{S2}$ | 28-26 | خ    | حالة المعالج. تدل هذه المخرج على العملية التي يقوم المعالج بتنفيذها (قراءة/كتاباً/رکود).  |
| $\overline{RQ}_0 / \overline{GT}_0$           | 30    | د/خ  | طلب المسري/إشعار بالإخلاء. عندما يرغب معالج آخر في الوصول إلى الذاكرة فإنه يتطلب من المعالج الحالي إخلاء المسري. بعد قبول طلب الإخلاء، يرسل المعالج إشعاره بالقبول على الخط ذاته. |
| $\overline{RQ}_1 / \overline{GT}_1$           | 31    |      |   |
| LOCK  | 29    | خ    | إغفال المسري. يدل تأهيل هذا الخرج على أن المعالج يحجز جميع الموارد لمصلحته فلا يسمح لغيره بالوصول إليها.  |
| $QS_0, QS_1$                                  | 25-24 | خ    | حالة الرتل. يدل هذان المخرجان على حالة رتل المعالج.   |

## الملحق الرابع

# مجموعة تعليمات المعالج 8086

يمكن أن نقسم تعليمات المعالج 8086 إلى ست فئات: تعليمات نقل المعطيات، والتعليمات الحسابية، والتعليمات المنطقية، وتعليمات سلاسل المحرف، وتعليمات القفز، وتعليمات التحكم في المعالج.

## 1 تعليمات نقل المعطيات

تصنف تعليمات نقل المعطيات Data Transfer Instructions بدورها في مجموعات فرعية تبعاً لعملها. وسنعرض تباعاً هذه المجموعات.

### 1-1 تعليمات النقل لثمانية أو لكلمة

- رمز التعليمية: MOV dst, src
- وصف التعليمية:

نقل كلمة أو ثمانية من المصدر src إلى الوجهة dst.

أنماط العنونة:

- فورية. مثال:

MOV CX, 037Ah

- مباشرة. مثال:

MOV BL, [437Ah]

- بواسطة السجل. مثال:

MOV BX, AX

- غير مباشرة بالسجل. مثال:

MOV DL, [BX]

• رمز التعليمة: PUSH src16

وصف التعليمة:

نقل الكلمة المحددة بـ src16 إلى أعلى المكدس. بعد تنفيذها، يُنقص مؤشر المكدس بمقدار موقعين.

أنماط العنونة:

- بواسطة السجل. مثال:

PUSH BX

- مباشرة. مثال:

PUSH table[BX]

ينقل المعالج القيمة ذات الانزياح [BX + table] إلى المكدس.

• رمز التعليمة: POP dst16

وصف التعليمة:

نقل الكلمة المرمزة على 16 خانة إلى أحد سجلات المعالج أو إلى موقع في الذاكرة.

أنماط العنونة:

- بواسطة السجل. مثال:

POP DX

- غير مباشرة بالسجل. مثال:

POP table[BX]

• رمز التعليمة: XCHG dst, src

وصف التعليمة:

تبادل محتوى المصدر والوجهة، وهي تتعامل مع الثمانيات والكلمات.

أنماط العنونة:

- بواسطة السجل. مثال:

XCHG AX, DX ; instruction operating on 16 bits  
XCHG AL, CH ; instruction operating on 8 bits

- مباشرة. مثال:

XCHG AL, Prices [Bx]

يتبادل المعالج بين السجل AL وموقع الذاكرة ذي الانزياح .Prices + Bx

• رمز التعليمية: XLAT

وصف التعليمية:

استبدال بمحتوى السجل AL ثمانية مقتروءة من جدول

تقابـل مخزنـ في الذاـكرة LUT. يجبـ قبل تنفيـذ هـذه التعليمـة،  
تخـزين جـدول التـقابل في الـذاـكرة، وتخـزين انـزيـاح عنـوان الجـدول  
الـابـتدـائـي في السـجل BX. بـعـد ذـلـك، عـند تنـفيـذ التعليمـة، فإـنـها تنـقل  
محـتوـى الـذاـكرة ذاتـ الانـزيـاح AL إـلـى السـجل BX+AL .AL

أنماط العنونة:

- بواسطة السجل (في الواقع التعليمـة لا تـقبل حدودـاً). مـثال:

MOV BX, 2800h ; top of table in BX  
XLAT ; replace ASCII in AL

## 2-1 تعليمات الدخل والخرج

• رمز التعليمـة: IN ACC, src

وصف التعليمـة:

قراءـة كـلمـة أو ثـمـانـيـة منـ المـعـبـرـ، ووـضـعـهـا فيـ المـراـكـمـ.

أنماط العنونة:

- فـورـيـةـ. مـثالـ:

IN AL, 0C8h

نقلـ ثـمـانـيـةـ منـ المـعـبـرـ 0C8h إـلـى السـجل AL .AL

IN AX, 34h

نقل كلمة مرمزة على 16 خانة من المعبر 34h إلى السجل AX.

• رمز التعليمية: OUT dstport, ACC

وصف التعليمية: نقل ثمانية أو كلمة من المراكم إلى المعبر.

أنماط العنونة:

- فورية. مثال:

OUT 3Bh, AL ; instruction operating on 8 bits

OUT 2Ch, AX ; instruction operating on 16 bits

### 3-1 تعليمات خاصة

• رمز التعليمية: LEA register, src

وصف التعليمية:

تحدد هذه التعليمية انزياح المصدر src (الذي قد يكون متاحاً أو موقع ذاكرة)، وتضع قيمة هذا الانزياح في السجل المذكور (ذي 16 خانة).

أنماط العنونة:

- بواسطة السجل. مثال:

LEA BX, Prices

يضع المعالج انزياح الموضع Prices في السجل BX.

LEA BP, SS:StackTop

يضع المعالج في BP انزياح الموضع StackTop الموجود في قطاع المكدس.

- غير مباشرة بواسطة السجل. مثال:

LEA CX, [BX][DI]

ينقل المعالج إلى CX الانزياح الناتج من جمع محتوى السجلين BX و DI.

- رمز التعليمية: LDS register, memory adr  
وصف التعليمية:

تشحن هذه التعليمية سجلاً ذا 16 خانة بمحتوى موقع الذاكرة المحدد في التعليمية، والموقع التالي له، ثم تشحن السجل DS بقيمة موقعي الذاكرة التاليين.

تفيد هذه التعليمية في شحن السجلين DS و SI ليؤشرا على بداية سلسلة محارف معينة قبل استخدام التعليمات الخاصة بسلسلة المحارف.

أنماط العنونة:

- مباشرة. مثال:

LDS BX, [4326h]

تنسخ التعليمية محتوى الذاكرة ذا الانزياح 4326h إلى السجل BL، ومحتوى الموقع 4327h إلى السجل BH، ومحتوى الموقعين 4328h و 4329h إلى السجل DS.

LDS SI, string pointer

يشحن المعالج السجل SI بمحتوى الموقعين string pointer و string pointer+1، ويشحن السجل DS بمحتوى الموقعين string pointer+2 و string pointer+3.

- رمز التعليمية: LES register, mem-adr  
وصف التعليمية:

تنقل هذه التعليمية قيمة موقعين متتاليين من الذاكرة داخل السجل المحدد (ذي 16 خانة)، ثم تشحن داخل السجل ES قيمة الموقعين التاليين للذاكرة.

تفيد هذه التعليمية، مثلاً، في شحن المؤشرين DI و ES، ليؤشرا على بداية سلسلة المحارف قبل استخدام التعليمات الخاصة بهذه السلسلة.

أنماط العنونة:

- مباشرة. مثال:

LES BX, [789Ah]

تشحن التعليمية محتوى الموقعين 789Ah و 789Bh داخل السجل BX، وتشحن داخل السجل ES محتوى الموقعين 789Ch و 789Dh.

- غير مباشرة بالسجل. مثال:

LES DI, [BX]

يشحن المعالج السجل DI بالقيمتين [BX] و [BX+1]، كما يشحن السجل ES بالقيمتين [BX+2] و [BX+3].

#### 4-1 تعليمات نقل الرأيّات

• رمز التعليمية: LAHF

وصف التعليمية:

تنقل التعليمية الثمانية الدنيا لسجل الرأيّات في المعالج 8086 وتخزنها في السجل AH.

أنماط العنونة: بلا حدود

• رمز التعليمية: SAHF

وصف التعليمية:

ينقل المعالج محتوى السجل AH إلى الثمانية الدنيا لسجل الرأيّات.

أنماط العنونة: بلا حدود

• رمز التعليمية: PUSHF

وصف التعليمية:

تدفع هذه التعليمية سجل رأيّات المعالج (وهو سجل ذو 16 خانة) إلى المكبس، وتنقص مؤشر المكبس بمقدار موقعين.

أنماط العنونة:

- بواسطة السجل.

• رمز التعليمية: POPF

وصف التعليمية:

يستعيد المعالج سجل الرايات من المكدس، ويزيد مؤشر المكدس بمقدار موقعين.

أنماط العنونة:

- بواسطة السجل.

## 2 التعلميات الحسابية

ويمكن تصنيفها في أربع فئات فرعية:

### 1-2 تعلميات الجمع

• رمز التعليمية: ADD dst, src

وصف التعليمية:

تجمع التعليمية عدداً محدداً بالمصدر إلى العدد الموجود في الوجهة، وتخزن النتيجة في الوجهة. يجب أن يكون المصدر والوجهة من النوع ذاته، أي إما أن يكونا مرمزين على 8 خانات، أو على 16 خانة.

أنماط العنونة:

- بواسطة السجل. مثال:

ADD CL, BL ; instruction operating on 8 bits

ADD CX, BX ; instruction operating on 16 bits

- فورية. مثال:

ADD AL, 47h

- مباشرة. مثال:

ADD AL, [473Ah]

- غير مباشرة بالسجل. مثال:

ADD AH, Prices[BX]

الانزياح هو ناتج جمع محتوى BX و القيمة

- بواسطة الدليل. مثال:

ADD DX, [SI]

يجمع المعالج محتوى السجل DX إلى قيمة ذات انزياح يساوي محتوى السجل SI.

• رمز التعليمية: ADC dst, src

وصف التعليمية:

جمع القيمة المصدر إلى القيمة الوجهة مع الحمل carry، ثم تخزين النتيجة في الوجهة.

أنماط العنونة:

- بواسطة السجل. مثال:

ADC CH, BL

- فورية. مثال:

ADC AX, 1234h

- مباشرة. مثال:

ADC BL, [243Ah]

- غير مباشرة بالسجل. مثال:

ADC AL, Prices[BX]

- بواسطة الدليل. مثال:

ADC DX, [SI]

• رمز التعليمية: INC dst

وصف التعليمية:

. زيادة محتوى سجل أو موقع ذاكرة بمقدار 1.

أنماط العنونة:

- بواسطة السجل. مثال:

INC BL ; instruction operating on 8 bits

INC BX ; instruction operating on 16 bits

- غير مباشرة بالسجل. مثال:

INC BYTE PTR[BX]

تجمع واحداً إلى محتوى الذاكرة ذي الانزياح [BX]+PTR.

INC WORD PTR[BX]

تجمع واحداً إلى الكلمة المخزنـة في الموقعين ذوي الانزياح [BX] و [BX+1].

INC PRICES[BX]

زيادة محتوى موقع في الجدول Prices ذي الانزياح BX.

- عنونة مباشرة. مثال:

INC MAX\_TEMP

زيادة محتوى الموضع MAX\_TEMP بمقدار واحد. فإذا كان المتتحول MAX\_TEMP قد عُرف كثمانية، فإن التعليمة INC تعامله كثمانية، وإذا كان ذلك المتتحول قد عُرف ككلمة ذات 16 خانة، فالتعليقـة تعاملـه ككلمة.

• رمز التعليمة: AAA

وصف التعليمة:

ضبط نتـيـجة جـمـع رقمـيـن مرـمـزـيـن وفق الترمـيز ASCII.

أنماط العنونة: بلا حدود

مثال

ليكن محتوى السجلـين AL و BL قبل تنـفيـذ الـتـعـلـيمـة

ADD AL, BL كما يلي:

AL = ASCII 5 = 0011 0101

BL = ASCII 9 = 0011 1001

تصبح النتيجة بعد الجمع:  $AL = 6Eh$ , وهي نتيجة خاطئة. ولكن بتنفيذ التعليمية AAA يصبح المحتوى:

$$AL = 000\ 0100$$

وخانة الحمل Carry تساوي الواحد. فأصبحت إذن النتيجة صحيحة ومساوية للقيمة 14 وفق الترميز ASCII.

- رمز التعليمية: DAA
- وصف التعليمية:

تستخدم هذه التعليمية لضبط جمع عددين مرمزين وفق الترميز BCD. فتحفص هذه التعليمية الأوزان الدنيا Nibble في السجل AL، فإذا كانت أكبر من 9 أو كانت الراية AF مساوية للواحد، يضاف العدد 6 إليها. ثم تفحص التعليمية الأوزان العليا، فإذا كانت أكبر من 9 أو كان هناك حمل من عملية الجمع السابقة، يضاف العدد 6 إليها، وإلا فترك كما هي.

أنماط العنونة: بلا حدود (بواسطة السجل AL حصرًا)  
مثال:

بفرض أن محتوى السجلين AL و BL قبل تنفيذ التعليمية ADD AL, BL كما يلي:

$$AL = 59_{BCD} = 0101\ 1001$$

$$BL = 35_{BCD} = 0011\ 0101$$

فبعد تنفيذ الجمع، يصبح المحتوى:

$$AL = 8Eh$$

ولما كانت الأوزان الدنيا تساوي E، وهي أكبر من القيمة 9، يضاف العدد 6 إليها، فينتج:

$$AL = 1001\ 0100 = 94_{BCD}$$

وهي نتيجة الجمع الصحيحة وفق الترميز BCD.

## 2-2 تعليمات الطرح

- رمز التعليمية: SUB dst, src  
وصف التعليمية:

طرح العدد المحدد بالمصدر من العدد المحدد بالوجهة، وتخزين النتيجة في الوجهة.  
أنماط العنونة:  
- فورية. مثال:

SUB AX, 3427h

- بواسطة السجل. مثال:

SUB CX, BX

- غير مباشرة بالسجل. مثال:

SUB CX, table[Bx]

- رمز التعليمية: SBB dst, src  
وصف التعليمية:

طرح العدد المحدد بالمصدر من العدد المحدد بالوجهة، وطرح الحمل من النتيجة، ثم التخزين في الوجهة.  
أنماط العنونة:  
- فورية. مثال:

SBB AX, 3427h

- بواسطة السجل. مثال:

SBB CX, BX

- غير مباشرة بالسجل. مثال:

SBB CX, table[Bx]

- رمز التعليمية: DEC register / memory  
وصف التعليمية:  
انقاص الوجهة بمقدار .1.

### أنماط العنونة:

- بواسطة السجل. مثال:

DEC CL ; instruction operating on 8 bits

DEC BP ; instruction operating on 16 bits

- غير مباشرة بالسجل. مثال:

DEC BYTE PTR [BX]

إنقصاص الموقع المحدد بالانزياح PTR + [BX] بمقدار 1 (وهو موقع ذو 8 خانات).

DEC word PTR [BX]

إنقصاص بمقدار 1 للكلمة المرمزة على 16 خانة والمخزن في الموقعين [BX] + PTR+1 و [BX] + PTR.

• رمز التعليمية: NEG dst

وصف التعليمية:

الاستعاضة عن الرقم المحدد بالوجهة بمتتمه Complement.

أنماط العنونة:

- بواسطة السجل. مثال:

NEG AL

- غير مباشرة بالسجل. مثال:

NEG WORD Ptr[BP]

• رمز التعليمية: CMP dst, src

وصف التعليمية:

يقارن المعالج ثمانية أو كلمة من المصدر بالثمانية أو الكلمة المحددة بالوجهة ويرفع الرايات الموافقة. وتختلف هذه التعليمية عن تعليمية الطرح بأنها لا تخزن النتيجة في الوجهة.

أنماط العنونة:

- فورية. مثال:

CMP AL, 01h

- بواسطة السجل. مثال:

CMP BH, CL

- غير مباشرة بالسجل. مثال:

CMP Prices[BX], 49h

- رمز التعليمية: AAS
- وصف التعليمية:

تستخدم هذه التعليمية لضبط عملية طرح رقمين مرمزين وفق الترميز ASCII.

أنماط العنونة: بلا حدود

مثال 1:

بفرض أن محتوى السجلين قبل تنفيذ تعليمية الطرح SUB AL, BL هو:

AL = ASCII 9 = 0011 1001

BL = ASCII 5 = 0011 0101

فبعد التنفيذ نجد ما يلي:

AL = 0000 0100 ; 4

CF = 0

وهي نتيجة صحيحة، لذا فإن تنفيذ التعليمية AAS لن يغير في النتيجة.

مثال 2:

بفرض أن محتوى السجلين قبل تنفيذ تعليمية الطرح BL هو SUB AL, BL

AL = ASCII 5 = 0011 0101

BL = ASCII 9 = 0011 1001

فبعد التنفيذ نجد ما يلي:

AL = 1111 1100 ; -4

CF = 1

وبتنفيذ التعليمية AAS نجد:

$AL = 00000100$

$CF = 1$

فالنتيجة إذن أصبحت صحيحة.

\* رمز التعليمية: DAS

وصف التعليمية:

ضبط حاصل طرح رقمين مرمزين وفق الترميز BCD (و عملها مشابه لتعليمية DAA).

أنياط العنونة: بلا حدود (بواسطة السجل AL حصرًا)

مثال:

بفرض أن محتوى السجلين قبل تنفيذ تعليمية الطرح SUB AL, BH هو:

$AL = 49_{BCD}$

$BH = 72_{BCD}$

فبعد التنفيذ نجد ما يلي:

$AL = D7h$

$CF = 1$

وبتنفيذ التعليمية DAS نجد:

$AL = 77_{BCD}$

$CF = 1$

ولقد حصلنا على هذه النتيجة بطرح القيمة 6 من الأوزان العليا للسجل AL.

## 3-2 تعليمات الضرب

• رمز التعليمية: MUL src

وصف التعليمية:

حساب جداء ثمانية (أو كلمة) غير مقيدة بإشارة، ومحددة بالمصدر بثمانية (أو كلمة) غير مقيدة بإشارة من السجل AX، وتخزين النتيجة في السجل AX (أو في السجلين AX و DX لتخزين الأوزان الدنيا والأوزان العليا على الترتيب).

أنماط العنونة:

- بواسطة السجل. مثال:

MUL BH  
MUL CX

- غير مباشرة بالسجل. مثال:

MUL BYTE Ptr[BX]

• رمز التعليمية: IMUL

وصف التعليمية:

جداء ثمانية (أو كلمة) ذات إشارة بثمانية (أو كلمة) ذات إشارة من السجل AX، وتخزين النتيجة في الوجهة.

أنماط العنونة:

- بواسطة السجل. مثال:

IMUL BH  
IMUL AX

• رمز التعليمية: AAM

وصف التعليمية:

ضبط جداء عددين مرمزين وفق الترميز ASCII، ليكون الناتج متواافقاً مع ذلك الترميز.

أنماط العنونة: بلا حدود

مثال:

MUL BH بفرض أن محتوى السجلين قبل تعليةم الضرب

هو:

AL = BCD 5

BL = BCD 9

فبعد التنفيذ نجد ما يلي:

AX = 002Dh

وبتنفيذ التعليةم AAM نجد:

AX = 0000 0100 0000 0101 = 45<sub>BCD</sub>

فالنتيجة إذن أصبحت صحيحة.

## 4-2 تعليمات القسمة

• رمز التعليةم: DIV src

وصف التعليةم:

تُستخدم هذه التعليةم لتقسيم كلمة (16 خانة) غير مقيدة بإشارة على ثمانية، أو لتقسيم كلمة مزدوجة (32 خانة) غير مقيدة بإشارة على كلمة (16 خانة).

عند قسمة كلمة على ثمانية، ينبغي أن تكون الكلمة مخزنة في السجل AX. بعد عملية القسمة، يحتوي السجل AL على القسم الصحيح Quotient، أما باقي القسمة فيُخزن في السجل AH.

أما عند قسمة كلمة مزدوجة، فينبغي أن تكون الأوزان العليا للكلمة في السجل DX، والأوزان الدنيا في السجل AX. بعد القسمة، يحتوي السجل AX على القسم الصحيح، على حين يحتوي السجل DX على باقي القسمة. وفي كلتا الحالتين، يمكن للمقسوم عليه أن يكون موقعاً في الذاكرة أو سجلاً ما في المعالج.

### أنماط العنونة:

- بواسطة السجل. مثال:

DIV BL  
DIV CX

- غير مباشرة بالسجل. مثال:

DIV BYTE Ptr[BX]

• رمز التعليمية: IDIV src

وصف التعليمية:

تؤدي هذه التعليمية إلى قسمة كلمة ذات إشارة على ثمانية ذات إشارة، أو قسمة كلمة مزدوجة ذات إشارة على كلمة ذات إشارة. وينطبق عليها ما ينطبق على تعليمات DIV من حيث مكان تخزين القاسم والقسم على.

### أنماط العنونة:

- بواسطة السجل. مثال:

IDIV BL

- غير مباشرة بالسجل. مثال:

IDIV Byte Ptr[BX]

• رمز التعليمية: AAD

وصف التعليمية:

تهدف هذه التعليمية إلى تحويل رقم ذي 16 خانة (ومخزن في السجل AX) من الترميز BCD إلى الترميز الثنائي المكافئ. ويجب أن تطلب هذه التعليمية قبل تعليمات القسمة.

مثال:

بفرض أن محتوى السجل AX قبل تنفيذ التعليمية AAD

هو:

$AX = 06\ 07h$  ( $67_{BCD}$ )

فبعد التنفيذ يصبح هذا السجل:

$$AX = 0043 = 43h (67_{BCD})$$

و الآن يمكن إجراء القسمة على عدد اثنانى مخزنً مثلاً في السجل CH . فإذا كانت قيمة هذا السجل CH=09h ، نجد بعد تنفيذ التعليمـة DIV CH ما يلي:

القسم الصحيح : AL=07

باقي القسمة : AH=04

وهي نتيجة صحيحة.

• رمز التعليمـة: CBW

وصف التعليمـة:

تحويل ثمانية ذات إشارة إلى كلمة ذات إشارة ومرمزة على 16 خانة.

أنماط العنونة:

- بواسطة السجل AX حسراً.

مثال:

بفرض أن محتوى السجل AX قبل التعليمـة CBW هو:

$$AX = 0000\ 0000\ 1001\ 1011 = -155_{decimal}$$

فبعد التنفيذ يصبح هذا السجل:

$$AX = 1111\ 1111\ 1001\ 1011$$

• رمز التعليمـة: CWD

وصف التعليمـة:

تحويل كلمة ذات إشارة إلى كلمة مزدوجة ذات إشارة.

أنماط العنونة:

- تستعمل هذه التعليمـة السجلين AX و DX حسراً

مثال:

بفرض أن محتوى السجلين AX و DX قبل التعليمـة CWD

هو:

AX=11110000 11000111=-3897 decimal  
DX = 0

فبعد التنفيذ يصبح هذان السجلان كما يلي:  
AX = 11110000 1100111 = -3897 decimal  
DX = 1111 1111 1111 1111

### 3 التعليمات المنطقية

وتقسم بدورها إلى ثلاثة مجموعات، نعرضها تباعاً.

#### 1-3 التعليمات المنطقية الأساسية

• رمز التعليمه: NOT

وصف التعليمه:

تجري هذه التعليمه عملية عكس منطقية NOT على القيمة المحددة بالوجهة وتخزنها مكانها.

أنماط العنونة:

- بواسطة السجل. مثال:

NOT BX

- غير مباشرة بالسجل. مثال:

NOT BYTE Ptr [BX]

• رمز التعليمه: AND dst, src

وصف التعليمه:

تجري هذه التعليمه العملية المنطقية AND على كل خانة من الثنائيه، أو الكلمة المحددة بالمصدر، مع الخانة المقابلة لها من الوجهة، ثم تخزن النتيجة في الوجهة.

أنماط العنونة:

- فورية. مثال:

AND BX, 0DDDFh

- بواسطة السجل. مثال:

AND BH, CL

- بواسطة الدليل. مثال:

AND CX, [SI]

- غير مباشرة بالسجل. مثال:

AND AL, BYTE Ptr [BX]

• رمز التعليمية: OR dst, src

وصف التعليمية:

تجري هذه التعليمية العملية المنطقية OR بين خانات الثنائيّة، أو الكلمة المحددة بالمصدر، وتلك المحددة بالوجهة، وتخزن النتيجة في الوجهة.

أنماط العنونة:

- فورية. مثال:

OR BL, 80

- بواسطة السجل. مثال:

OR AH, CL

- غير مباشرة بالسجل. مثال:

OR AH, table[BX]

- بواسطة الدليل. مثال:

OR AH, table[BX] [SI]

• رمز التعليمية: XOR

وصف التعليمية:

تجري هذه التعليمية العملية المنطقية XOR بين خانات الثنائيّة، أو الكلمة المحددة بالمصدر، وتلك المحددة بالوجهة، وتخزن النتيجة في الوجهة.

أنماط العنونة:

- فورية. مثال:

XOR CL, 0Fh

- بواسطة السجل. مثال:

XOR CL, BH

- غير مباشرة بالسجل. مثال:

XOR WORD PTR [BX], AX

• رمز التعليمية: TEST dst, src

وصف التعليمية:

تجري هذه التعليمية العملية المنطقية AND بين المصدر والوجهة، ولكن دون أن تخزن في الوجهة. أي إنها لاتغير قيمة الوجهة، بل يتراافق ذلك مع تغيير رايات المعالج فقط.

أنماط العنونة:

- بواسطة السجل. مثال:

TEST AL, BH

- فورية. مثال:

TEST CX, 0001h

- بواسطة الدليل. مثال:

TEST BP, [BX] [DI]

## 2-3 تعليمات الإزاحة

• رمز التعليمية: SAL / SHL dst, Count

وصف التعليمية:

إزاحة الثنائيّة (أو الكلمة) المحددة بالوجهة نحو اليسار بالمقدار المحدد بـ Count، وملء الخانات الفارغة بالصفر. (والتعليمتان SAL و SHL متطابقتان، فهما رمزان لتعليمية واحدة).

أنماط العنونة:

- فورية. مثال:

SAL BX, 1

- بواسطة السجل. مثال:

SAL BP, CL

- غير مباشرة بالسجل. مثال:

SAL Byte PTR [BX], 1

• رمز التعليمية: SHR dst, Count

وصف التعليمية:

إزاحة خانات الثمانية، أو الكلمة، المحددة بالوجهة نحو اليمين بـ المقدار المحدد بـ Count، وملء الخانات الفارغة بالصفر.

أنماط العنونة:

- فورية. مثال:

SHR BP, 1

- بواسطة السجل. مثال:

SHR AL, CL

- غير مباشرة بالسجل. مثال:

SHR BYTE Ptr [BX]

• رمز التعليمية: SAR dst, Count

وصف التعليمية:

إزاحة كل خانة من خانات الكلمة أو الثمانية المحددة بالوجهة نحو اليمين بـ المقدار Count، مع ملء الخانات الفارغة بـ قيمها القديمة.

أنماط العنونة:

- فورية. مثال:

SAR DI, 1

إن قيمة الوزن الأعلى MSB الجديدة مساوية لقيمتها القديمة.

- غير مباشرة بالسجل. مثال:

SAR Word Ptr [BP], CL

### 3-3 تعليمات الدوران

• رمز التعليمية: ROL dst, Count

وصف التعليمية:

تدوير الثمانية (أو الكلمة) المحددة بالوجهة يساراً عدداً من  
الخانات قدره Count.

أنماط العنونة:

- فورية. مثال:

ROL AX, 1

- بواسطة السجل. مثال:

ROL BL, CL

- غير مباشرة بالسجل. مثال:

ROL FACTOR[BX], 1

• رمز التعليمية: ROR dst, Count

وصف التعليمية:

تدوير الثمانية أو الكلمة المحددة بالوجهة يميناً عدداً من  
الخانات قدره Count. إن الخانة الدنيا تكتب في الراية CF وفي الخانة  
العليا MSB.

أنماط العنونة:

- فورية. مثال:

ROR BL

- بواسطة السجل:

ROR AL, CL

- غير مباشرة بالسجل:

ROR WORD PTR [BX], CL

• رمز التعليمية: RCL dst, Count

وصف التعليمية:

تدوير الثمانية (أو الكلمة) المحددة بالوجهة يساراً عدداً من الخانات قدره Count. نلاحظ أن الفرق هنا هو أن الخانة العليا تمر، عند تدويرها، عبر راية الحمل، وتؤخذ قيمة راية الحمل إلى الخانة الدنيا. وبكلمة أخرى، فالتدوير يتم عبر الحمل.

أنماط العنونة:

- فورية. مثال:

RCL DX, 1

- بواسطة السجل. مثال:

RCL AX, CL

- غير مباشرة بالسجل. مثال:

RCL SUM[BX], CL

• رمز التعليمية: RCR dst, src

وصف التعليمية:

تدوير الثمانية (أو الكلمة) المحددة بالوجهة يميناً عدداً من الخانات قدره Count. نلاحظ أن الفرق هنا هو أن الخانة الدنيا تمر، عند تدويرها، عبر راية الحمل، وتؤخذ قيمة راية الحمل إلى الخانة العليا. وبكلمة أخرى، فيجري التدوير بالحمل.

أنماط العنونة:

- فورية. مثال:

RCR BX, 1

- بواسطة السجل. مثال:

RCR AX, CL

- غير مباشرة بالسجل. مثال:

RCR BYTE Ptr[BX], CL

## 4 تعليمات سلاسل المحارف

نسمى سلسلة محارف مجموعة من الثمانيات والكلمات المخزنة في موقع متتابعة من الذاكرة، وهي تحتوي غالباً على رموز ASCII.

### • رمز التعليمية: REPNZ / REPNE / REPZ / REPE / REP وصف التعليمية:

إن REP هو سابقة Prefix تسبق تعليمات السلسلة، وهي تشحن السجل CX بطول السلسلة، وتكرر التعليمية مع إنقاص السجل CX بمقدار 1 في كل مرة، إلى أن يصبح محتوى السجل CX معدوماً. فمثلاً تؤدي العبارة REP MOVSB إلى تنفيذ تعليمات نقل لثمانيات سلسلة المحارف، تنفيذاً متكرراً إلى أن يصبح محتوى السجل CX (الذي شُحن بطول السلسلة) معدوماً.

أما السوابق التالية: REPNZ / REPNE / REPZ / REPE / REP فهي تكرر تنفيذ التعليمية إلى أن يتحقق أحد شرطين:

الشرط الأول: أن يصبح محتوى السجل CX صفرأً.

الشرط الثاني: ويختلف باختلاف السابقة:

– REPE (REPeat if Equal): يتكرر التنفيذ مادامت القيمة

المقرولة مساوية لتلك المخزنة في السجل AX.

– REPNE (REPeat if Not Equal): يتكرر التنفيذ مادامت

القيمة المقرولة لا تساوي تلك المخزنة في السجل AX.

– REPZ (REPeat if Zero): يتكرر التنفيذ مادامت القيمة

المقرولة معدومة.

– REPNZ (REPeat if Not Zero): يتكرر التنفيذ مادامت

القيمة المقرولة غير معدومة.

مثال:

REPNE SCASW

تمسح هذه التعليمية سلسلة من الكلمات إلى أن تصبح الكلمة المقرؤة متساوية للكلمة المخزنة في السجل AX، أو إلى أن تنتهي سلسلة الكلمات.

• رمز التعليمية: MOVS / MOVSB / MOVSW  
وصف التعليمية:

تنسخ هذه التعليمية ثمانية أو كلمة من موقع في قطاع المعطيات إلى موقع في القطاع الإضافي. يعطى انزياح المصدر بالمؤشر SI وانزياح الوجهة بالسجل DI. وفي حال التكرار، يُخزن عدد المرات في السجل CX. وتتغير قيمة المؤشرين SI و DI ألياً بعد كل عملية نقل، فتزداد قيمتهما إذا كان محتوى الراية DF مساوياً الصفر، وتنقص قيمتها في الحالة المعاكسة. ولما كان بالإمكان نقل ثمانيات أو كلمات، فمن الواجب توجيه المجمع لأداء العملية المطلوبة. ويحدث ذلك باختيار التعليمية المناسبة، فمثلاً تدل التعليمية MOVSB على ضرورة نقل ثمانيات، في حين تنقل التعليمية MOVSW كلمات مرمزة على 16 خانة.

مثال:

|               |  |
|---------------|--|
| CLD           | ; clear DF   |
| MOV AX, 00h   |  |
| MOV DS, AX    | ; initialize data segment register to 0              |
| MOV ES, AX    | ; initialize extra segment register to 0             |
| MOV SI, 2000h | ; load offset of start of source string into SI      |
| MOV DI, 2400h | ; load offset of start of destination string into DI |
| MOV CX, 04h   | ; load length of string in CX as counter             |
| REP MOVSB     | ; decrement CX and MOVSB until CX=0                  |

• رمز التعليمية: CMPS / CMPSB / CMPSW  
وصف التعليمية:

تقارن هذه التعليمية ثمانية أو كلمة من السلسلة المصدر بثمانية أو كلمة من السلسلة الوجهة. تستخدم هذه التعليمية السجل

SI ليؤشر على المصدر، و السجل DI ليؤشر على الوجهة. ويعبر عن نتيجة المقارنة بسجل الرایات. تتفیر قيمة السجلين SI و DI آلياً تبعاً لرایة الاتجاه DF. ويُفترض عند التنفيذ أن الوجهة تنتمي إلى القطاع الإضافي وأن المصدر موجود في قطاع المعطيات.

مثال:

|               |  |
|---------------|--|
| MOV CX, 100   | ; put number of string elements in CX                |
| MOV SI, 2000h | ; load offset of start of source string into SI      |
| MOV DI, 2400h | ; load offset of start of destination string into DI |
| STD           | ; DF=1 so SI and DI will auto decrement              |
|               | ; after compare                                      |
| REPE CMPSB    | ; repeat comparaison of string bytes until end       |
|               | ; or compared bytes are not equal                    |

- رمز التعليمية: INS / INSB / INSW  
وصف التعليمية:

تنقل هذه التعليمية ثمانية أو كلمة من معتبر محدد بالمصدر إلى موقع في القطاع الإضافي، يؤشر عليه السجل DI. يُحدد عنوان المعتبر المصدر بالسجل DX، ويتغير محتوى السجل DI آلياً تبعاً لرایة الاتجاه، فتزداد قيمته إذا كان محتوى الرایة معدوماً، وينقص في الحالة المعاكسة. تُستخدم التعليمية INSB لنقل ثمانيات إلى الذاكرة، في حين تُنقل التعليمية INSW كلمات مرمرة على 16 خانة.

مثال:

|                    |  |
|--------------------|--|
| CLD                | ; clear DF to autoincrement DI           |
| MOV DI, OFFSET BUF | ; point DI to input buffer               |
| MOV DX, 0FFF8h     | ; load DX with port address              |
| MOV CX, LENGTH BUF | ; load number of bytes to be read in CX  |
| REP INSB DX        | ; copy bytes from port until buffer full |

- رمز التعليمية: OUTS / OUTSB / OUTSW  
وصف التعليمية:

تنقل هذه التعليمية ثمانية أو كلمة من موقع في القطاع الإضافي، يؤشر عليه السجل SI إلى معتبر محدد بالسجل DX، ويتغير

محتوى السجل SI ألياً تبعاً لراية الاتجاه، فتزداد قيمته إذا كان محتوى الراية معدوماً، وينقص في الحالة المعاكسة. تُستخدم التعليمية OUTSB لنقل ثمانيات إلى الذاكرة، في حين تنقل التعليمية OUTSW كلمات مرمزة على 16 خانة.

مثال:

|                    |   |
|--------------------|---|
| CLD                | ; clear DF to autoincrement DI            |
| MOV DI, OFFSET BUF | ; point DI to input buffer                |
| MOV DX, 0FFF8h     | ; load DX with port address               |
| MOV CX, 100        | ; load number of bytes to be output in CX |
| REP OUTSB DX       | ; copy bytes to port until buffer empty   |

• رمز التعليمية: SCAS / SCASB / SCASW

وصف التعليمية:

تقارن هذه التعليمية ثمانية أو كلمة مخزنة في السجل AL أو السجل AX بثمانية أو كلمة من السلسلة الوجهة. تستخدم هذه التعليمية السجل DI ليؤشر على الوجهة التي ينبغي أن تكون في القطاع الإضافي. ويُعبر عن نتيجة المقارنة بسجل الرايات. تغير قيمة السجل DI ألياً تبعاً لراية الاتجاه DF، فإذا كانت معدومة ازدادت القيمة بعد كل تعليمية، وإلا فإنها تُنقص.

مثال:

نود البحث عن الثمانية ODh في سلسلة ذات 80 حرفاً.

|                            |   |
|----------------------------|---|
| MOV AL, 0Dh                | ; byte to be scanned for into AL              |
| MOV DI, OFFSET TEXT_STRING | ; offset of string to DI                      |
| MOV CX, 80                 | ; CX used as element counter                  |
| CLD                        | ; clear DF so DI autoincrement                |
| REPNE SCAS TEXT_STRING     | ; compare byte in string<br>; with byte in AL |

• رمز التعليمية: LODS / LODSB / LODSW

وصف التعليمية:

تنقل هذه التعليمية ثمانية أو كلمة من موقع يُؤشر عليه

السجل SI إلى السجل AL أو AX. تُتغير قيمة السجل SI ألياً تبعاً لرایة الاتجاه DF. فإذا كانت معدومة ازدادت القيمة بعد التنفيذ، وإلا فإنها تنقص. تُستخدم التعليمية LODSB لنقل الثمانيّات، في حين تؤدي التعليمية LODSW إلى نقل كلمات مرمزّة على 16 خانة.

مثال:

|                              |                      |
|------------------------------|----------------------|
| CLD                          | ; clear DF so SI     |
|                              | ; will autoincrement |
| MOV SI, OFFSET SOURCE_STRING | ; point SI at string |
| LODS SOURCE_STRING           |                      |

• رمز التعليمية: STOS / STOSB / STOSW

وصف التعليمية:

تنقل هذه التعليمية ثمانيةً أو كلمة من السجل AL أو AX إلى موقع في القطاع الإضافي يؤشر عليه السجل DI. تُتغير قيمة السجل DI ألياً تبعاً لرایة الاتجاه DF. فإذا كانت معدومة ازدادت القيمة بعد التنفيذ، وإلا فإنها تنقص. تُستخدم التعليمية STOSB لنقل الثمانيّات، في حين تؤدي التعليمية STOSW إلى نقل كلمات مرمزّة على 16 خانة.

مثال:

|                              |                         |
|------------------------------|-------------------------|
| CLD                          | ; clear DF so SI        |
|                              | ; will autoincrement    |
| MOV DI, OFFSET TARGET_STRING | ; point DI              |
| STOS TARGET_STRING           | ; at destination string |

## 5 تعليمات التحكم في تسلسل التنفيذ

### 1-5 تعليمات الاستدعاء والعودة

- رمز التعليمية: Call
- وصف التعليمية:

تُستخدم هذه التعليمية لاستدعاء إجرائية من النمط القريب أو البعيد. عندما ينفذ المعالج تعليمية Call من النمط القريب فإنه ينقص مؤشر المكدس بمقدار 2، ويشحن عنوان التعليمة التالية في المكدس، ويشحن سجل التعليمات IP بازياد أول تعليمية في المكدس، وأما تعليمية Call من النمط البعيد فهي تنقص مؤشر المكدس بمقدار 2، وتشحن عنوان السجل CS في المكدس، ثم تنقص المؤشر بمقدار 2 ثانيةً، وتشحن في المكدس ازياد التعليمة التالية. وأخيراً، تشحن السجل CS بعنوان أول تعليمية في الإجرائية.

مثال:

|                    |   |
|--------------------|---|
| CALL BX            | ; BX contains the offset of the first<br>; instruction in the procedure |
| CALL WORD PTR [BX] | ; offset is in 2 memory locations in DS                                 |
| CALL SMART_DIVIDE  | ; SMART_DIVIDE is the name<br>; of the procedure                        |

- رمز التعليمية: RET
- وصف التعليمية:

تعيد هذه التعليمية المعالج من الإجرائية لينفذ التعليمية التي تلي التعليمية Call. عند تنفيذ هذه التعليمية، يسترجع المعالج قيمة مؤشر التعليمات IP من المكدس. وفي حال استدعاء إجرائية من النمط البعيد، يسترجع المعالج أيضاً السجل CS من المكدس.

ومن الممكن إلحاق قيمة في التعليمة RET، مثلاً 6 RET، وهذا ما يؤدي إلى زيادة مؤشر المدرس ستة مواقع إضافية.

## 2-5 تعليمات القفز

- رمز التعليمة: JMP  
وصف التعليمة:

تدفع هذه التعليمة المعالج للقفز إلى العنوان المحدد بالتعليق. فإذا كان القفز إلى عنوان في القطاع ذاته، وجب شحن مؤشر التعليمات IP فقط لتحقيق القفز. أما إذا كان القفز إلى عنوان في قطاع آخر، فيجب عندئذٍ تغيير مؤشر التعليمات IP وسجل قطاع البرنامج CS معاً.

مثال:

|                   |  |
|-------------------|--|
| JMP CONTINUE      | ; jump to line whose label is CONTINUE |
| JMP BX            | ; replace the contents of IP with BX   |
| JMP WORD PTR [BX] | ; replace IP with a word from memory   |

- رمز التعليمة: JA / JNBE

Jump if Above / Jump if Not Below nor Equal

وصف التعليمة:

لهذه التعليمة اسمان: JA و JNBE. وتُستخدم بعد تعليمة المقارنة أو أي تعليمة أخرى تؤثر على الرايات. فإذا كانت راية الصفر ZF ورارة الحمل CF تساويان الصفر، قفز المعالج إلى العنوان المحدد بالتعليق. وإذا كانت الرايتان مختلفتين عن الصفر تابع المعالج عمله دون قفز. ومن الجدير بالذكر أن مسافة القفز يجب أن تكون محصورة بين 128- و 127 ثمانية.

مثال:

|               |   |
|---------------|---|
| CMP AX, 4371h | ; compare by subtracting 4371h from AX      |
| JA RUN_PRESS  | ; jump to label RUN_PRESS If AX above 4371h |

• رمز التعليمية: JAE / JNB / JNC  
Jump if Above or Equal / Jump if Not Below / Jump if No Carry

وصف التعليمية:

لهذه التعليمية ثلاثة أسماء: JAE و JNB و JNC. وتُستخدم بعد تعليمية المقارنة أو أي تعليمية أخرى تؤثر على الرايات. فإذا كانت راية الحمل CF تساوي الصفر، قفز المعالج إلى العنوان المحدد بالتعليمية. وإذا كانت الراية مختلفة عن الصفر تابع المعالج عمله دون قفز. ومن الجدير بالذكر أن مسافة القفز يجب أن تكون محصورة بين 127- و 128- ثمانية.

مثال:

|               |  |
|---------------|--|
| CMP AX, 4371h | ; compare by subtracting 4371h from AX |
| JAE RUN_PRESS | ; jump to label RUN_PRESS              |
|               | ; If AX above or equal 4371h           |

• رمز التعليمية: JB / JC / JNAE  
Jump if Below / Jump if Carry / Jump if Not Above nor Equal

وصف التعليمية:

لهذه التعليمية ثلاثة أسماء: JNAE و JB و JC. وتُستخدم بعد تعليمية المقارنة أو أي تعليمية أخرى تؤثر على الرايات. فإذا كانت راية الحمل CF تساوي الواحد قفز المعالج إلى العنوان المحدد بالتعليمية. وإذا كانت الراية مساوية الصفر تابع المعالج دون قفز. ومن الجدير بالذكر أن مسافة القفز يجب أن تكون محصورة بين 127- و 128- ثمانية.

مثال:

|               |   |
|---------------|---|
| CMP AX, 4371h | ; compare by subtracting 4371h from AX      |
| JB RUN_PRESS  | ; jump to label RUN_PRESS If AX below 4371h |

• رمز التعليمية: JBE / JNA  
Jump if Below or Equal / Jump if Not Above

وصف التعليمية:

لهذه التعليمية اسمان: JBE و JNA. تُستخدم هذه التعليمية

بعد تعليمات المقارنة أو أي تعليمة أخرى تؤثر على الرايات. فإذا كانت راية الحمل CF أو راية الصفر ZF تساوي الواحد قفز المعالج إلى العنوان المحدد بالتعليق. وإذا كانت الراياتان تساويان الصفر تابع المعالج عمله دون قفز. ومن الجدير بالذكر أن مسافة القفز يجب أن تكون محصورة بين 128- و 127 ثمانية.

مثال:

|               |  |
|---------------|--|
| CMP AX, 4371h | ; compare by subtracting 4371h from AX |
| JBE RUN_PRESS | ; jump to label RUN_PRESS              |
|               | ; If AX not above 4371h                |

#### • رمز التعليمة: JE / JZ

Jump if Equal / Jump if Zero

وصف التعليمة:

لهذه التعليمة اسمان: JE و JZ. وتُستخدم بعد تعليمات المقارنة أو أي تعليمة أخرى تؤثر على الرايات. فإذا كانت راية الصفر ZF تساوي الواحد قفز المعالج إلى العنوان المحدد بالتعليق. وإذا كانت الراية تساوي الصفر تابع المعالج عمله دون قفز. ومن الجدير بالذكر أن مسافة القفز يجب أن تكون محصورة بين 128- و 127 ثمانية.

مثال:

AGAIN:

|            |                                     |
|------------|-------------------------------------|
| CMP BX, DX | ; compare by subtracting DX from BX |
| JE DONE    | ; jump If BX=DX to label DONE       |
| SUB BX, AX | ; Else subtract AX                  |
| INC CX     | ; increment counter                 |
| JMP AGAIN  | ; check again                       |

DONE:

|                  |   |
|------------------|---|
| MOV AX, CX       | ; copy count to AX                            |
| IN AL, 8Fh       | ; read data from port 8Fh                     |
| SUB AL, 30h      | ; subtract minimum value                      |
| JZ START_MACHINE | ; jump to label If result of subtraction is 0 |

• رمز التعليمية: JG / JNLE

Jump if Greater / Jump if Not Less than nor Equal

وصف التعليمية:

لهذه التعليمية اسمان: JG و JNLE. وتُستخدم بعد تعليمية المقارنة أو أي تعليمية أخرى تؤثر على الرايات. فإذا كانت راية الصفر مساوية للصفر وراية الحمل CF مساوية لراية الفائض OV قفز المعالج إلى العنوان المحدد بالتعليمية. وإلا، تابع المعالج عمله دون قفز. ومن الجدير بالذكر أن مسافة القفز يجب أن تكون محصورة بين 128- و 127 ثمانية.

مثال:

|   |  |
|---|--|
| CMP BL, 39h ; compare by subtracting 39h from BL            |  |
| JG SHORT_LABEL ; jump to label If BL more positive than 39h |  |

• رمز التعليمية: JGE / JNL

Jump if Greater or Equal / Jump if Not Less

وصف التعليمية:

لهذه التعليمية اسمان: JGE و JNL. وتُستخدم بعد تعليمية المقارنة أو أي تعليمية أخرى تؤثر على الرايات. فإذا كانت راية الإشارة SF مساوية لراية الفائض OV قفز المعالج إلى العنوان المحدد بالتعليمية. وإذا كانت الرايتان مختلفتين تابع المعالج عمله دون قفز. ومن الجدير بالذكر أن مسافة القفز يجب أن تكون محصورة بين 128- و 127 ثمانية.

مثال:

|  |   |
|--|---|
| CMP BL, 39h ; compare by subtracting 39h from BL |   |
| JGE SHORT_LABEL ; jump to label                  |   |
|  | ; If BL more positive (or equal) than 39h |

• رمز التعليمية: JL / JNGE

Jump if Less / Jump if Not Greater nor Equal

وصف التعليمية:

لهذه التعليمية اسمان: JL و JNGE. وتُستخدم بعد تعليمية

المقارنة أو أي تعلیمة أخرى تؤثر على الرايّات. فإذا كانت راية الإشارة SF تختلف عن راية الفائض OV قفز المعالج إلى العنوان المحدّد بالتعلیمة. وإذا كانت الرايّتان متساویتين تابع المعالج عمله دون قفز. ومن الجدير بالذكر أن مسافة القفز يجب أن تكون محصورة بين 128- و 127 ثمانیة.

مثال:

|                |  |
|----------------|--|
| CMP BL, 39h    | ; compare by subtracting 39h from BL         |
| JL SHORT_LABEL | ; jump to label If BL more negative than 39h |

#### • رمز التعلیمة: JLE / JNG

Jump if Less or Equal / Jump if Not Greater

وصف التعلیمة:

لهذه التعلیمة اسمان: JLE و JNG. وتُستخدم بعد تعلیمة المقارنة أو أي تعلیمة أخرى تؤثر على الرايّات. فإذا كانت راية الصفر ZF مساویة الواحد، أو راية الإشارة SF تختلف عن راية الفائض OV قفز المعالج إلى العنوان المحدّد بالتعلیمة. وإلا تابع المعالج عمله دون قفز. ومن الجدير بالذكر أن مسافة القفز يجب أن تكون محصورة بين 128- و 127 ثمانیة.

مثال:

|                 |   |
|-----------------|---|
| CMP BL, 39h     | ; compare by subtracting 39h from BL      |
| JLE SHORT_LABEL | ; jump to label                           |
|                 | ; If BL more negative (or equal) than 39h |

#### • رمز التعلیمة: JNE / JNZ

Jump if Not Equal / Jump if Not Zero

وصف التعلیمة:

لهذه التعلیمة اسمان: JNE و JNZ. وتُستخدم بعد تعلیمة المقارنة أو أي تعلیمة أخرى تؤثر على الرايّات. فإذا كانت راية الصفر ZF مساویة الصفر قفز المعالج إلى العنوان المحدّد بالتعلیمة. وإذا كانت راية الصفر ZF مساویة الواحد تابع المعالج عمله دون قفز.

ومن الجدير بالذكر أن مسافة القفز يجب أن تكون محصورة بين 128- و 127 ثمانية.

مثال:

AGAIN:

|             |  |
|-------------|--|
| IN AL, 0F8h | ; read data from port                    |
| CMP AL, 72  | ; compare by subtracting 72 from AL      |
| JNE AGAIN   | ; jump to label AGAIN If AL not equal 72 |

• رمز التعليمية: JNO

Jump if No Overflow

وصف التعليمية:

تُستخدم هذه التعليمية بعد تعليمية المقارنة أو أي تعليمية أخرى تؤثر على الرايات. فإذا كانت راية الفائض OF مساوية الصفر قفز المعالج إلى العنوان المحدد بالتعليمية. وإذا كانت تلك الراية مساوية الواحد تابع المعالج عمله دون قفز. ومن الجدير بالذكر أن مسافة القفز يجب أن تكون محصورة بين 128- و 127 ثمانية.

مثال:

|            |                                 |
|------------|---------------------------------|
| ADD AL, BL | ; add signed bytes in AL and BL |
| JNO DONE   | ; process DONE If no overflow   |
| MOV AL, 0h | ; Else, load error code in AL   |

DONE:

|             |                          |
|-------------|--------------------------|
| OUT 24h, AL | ; send result to display |
|-------------|--------------------------|

• رمز التعليمية: JNP / JPO

Jump if No Parity / Jump if Parity Odd

وصف التعليمية:

لهذه التعليمية اسمان: JNP و JPO. نقول عن ثمانية أنها فردية إذا كان عدد الأرقام '1' فيها عدداً فردياً. فإذا كانت نتيجة تنفيذ تعليمية ما فردية كُتبت القيمة 0 في راية التثبت في المعالج. تدفع التعليمية JNP المعالج للقفز إلى العنوان المحدد بها إذا كانت راية التثبت PF مساوية الصفر. وإذا كانت الراية PF مساوية الواحد تابع

المعالج عمله دون قفز. ومن الجدير بالذكر أن مسافة القفز يجب أن تكون محصورة بين 128- و 127 ثمانية.

مثال:

|                 |  |
|-----------------|--|
| IN AL, 0F8h     | ; read data from port                    |
| OR AL, AL       | ; set flags                              |
| JPO ERR_MESSAGE | ; send error message If odd parity found |

• رمز التعليمية: JNS

Jump if Not Signed

وصف التعليمية:

تُستخدم هذه التعليمية بعد تعليمية المقارنة أو أي تعليمية أخرى تؤثر على الرايات. فإذا كانت راية الإشارة SF مساوية الصفر قفز المعالج إلى العنوان المحدد بالتعليمية. وإذا كانت تلك الراية مساوية الواحد تابع المعالج عمله دون قفز. ومن الجدير بالذكر أن مسافة القفز يجب أن تكون محصورة بين 128- و 127 ثمانية.

مثال:

|          |   |
|----------|---|
| DEC AL   | ; decrement counter                     |
| JNS REDO | ; jump to label REDO                    |
|          | ; If counter has not decremented to FFh |

• رمز التعليمية: JO

Jump if Overflow

وصف التعليمية:

تُستخدم هذه التعليمية بعد تعليمية المقارنة أو أي تعليمية أخرى تؤثر على الرايات. فإذا كانت راية الفائض OF مساوية الواحد قفز المعالج إلى العنوان المحدد بالتعليمية. وإذا كانت تلك الراية تساوي الصفر تابع المعالج عمله دون قفز. ومن الجدير بالذكر أن مسافة القفز يجب أن تكون محصورة بين 128- و 127 ثمانية.

**مثال:**

|             |  |
|-------------|--|
| ADD AL, BL  | ; add signed bytes in AL and BL                  |
| JO ERROR    | ; jump to Error If overflow from Add             |
| MOV SUM, AL | ; Else, put result in memory location called SUM |

• **رمز التعليمية: JP / JPE**

Jump if Parity / Jump if Parity Even

**وصف التعليمية:**

لهذه التعليمية اسمان: JP و JPE. نقول عن ثمانية أنها زوجية إذا كان عدد الأرقام '1' فيها عدداً زوجياً. فإذا كانت نتيجة تنفيذ تعليمية ما فردية كُتبت القيمة 1 في راية التثبت في المعالج. تدفع التعليمية JP المعالج للقفز إلى العنوان المحدد بها إذا كانت راية التثبت PF مساوية الواحد. وإذا كانت الراية PF تساوي الصفر تابع المعالج عمله دون قفز. ومن الجدير بالذكر أن مسافة القفز يجب أن تكون محصورة بين 128- و 127 ثمانية.

**مثال:**

|                 |   |
|-----------------|---|
| IN AL, 0F8h     | ; read data from port                     |
| OR AL, AL       | ; set flags                               |
| JPE ERR_MESSAGE | ; send error message If even parity found |

• **رمز التعليمية: JS**

Jump if Signed

**وصف التعليمية:**

تُستخدم هذه التعليمية بعد تعليمية المقارنة أو أي تعليمية أخرى تؤثر على الرايات. فإذا كانت راية الإشارة SF مساوية الواحد قفز المعالج إلى العنوان المحدد بالتعليمية. وإذا كانت تلك الراية تساوي الصفر تابع المعالج عمله دون قفز. ومن الجدير بالذكر أن مسافة القفز يجب أن تكون محصورة بين 128- و 127 ثمانية.

**مثال:**

|                           |  |
|---------------------------|--|
| ADD BL, DH<br>JS TOO_COLD | ;<br>; add signed byte in DH to signed byte in BL<br>; jump to label TOO_COLD<br>;<br>; If result of addition is negative number |
|---------------------------|--|

• **رمز التعليمة:** JCXZ

Jump if the CX register is Zero

**وصف التعليمة:**

تؤدي هذه التعليمة إلى القفز إلى العنوان المحدد بها إذا كان محتوى السجل CX مساوياً الصفر. وإلا، يتبع المعالج عمله دون قفز. ومن الجدير بالذكر أن مسافة القفز يجب أن تكون محصورة بين 128- و 127 ثمانية.

**مثال:**

|   |  |
|---|--|
| JCXZ SKIP_PROCESS<br>COUNT:<br><br>SUB [BX], 07h<br>INC BX<br>LOOP COUNT<br>SKIP_COUNT: ... | ;<br>; If CX=0 skip over process<br>;<br>;<br>;<br>;<br>;<br>;<br>;<br>;   |
|   | ;<br>; subtract from data value<br>;<br>; point ot next value<br>;<br>; loop until CX=0<br>;<br>; next instruction |

### 3-5 تعليمات التكرار

تُستخدم هذه التعليمات لتكرار تنفيذ مجموعة من التعليمات عدداً من المرات.

• **رمز التعليمة:** LOOP

**وصف التعليمة:**

تُستخدم هذه التعليمة لتكرار تنفيذ مجموعة من التعليمات عدداً من المرات. يخزن عدد المرات في السجل CX، وينقص هذا السجل مع كل تكرار إلى أن تنعدم قيمته. وينبغي على عنوان التكرار أن يبعد مسافة تقع بين 128- و 127 ثمانية فقط.

**مثال:**

|                       |                                      |
|-----------------------|--------------------------------------|
| MOV BX, OFFSET PRICES | ; point BX at first element in array |
| MOV CX, 40            | ; load CX with number of elements    |
|                       | ; in array                           |
| <b>NEXT:</b>          |                                      |
| MOV AL, [BX]          | ; get element from array             |
| ADD AL, 07            | ; add correction factor              |
| DAA                   | ; decimal adjust result              |
| MOV [BX], AL          | ; put result back in array           |
| LOOP NEXT             | ; repeat until all elements adjusted |

- رمز التعليمية: LOOPE / LOOPZ
- وصف التعليمية:

لهذه التعليمية اسمان: LOOPE و LOOPZ. وتُستخدم لتكرار تنفيذ مجموعة من التعليمات عدداً من المرات أو إلى أن تصبح راية الصفر ZF مساوية الصفر. يُخزن عدد المرات في السجل CX، وينقص هذا السجل مع كل تكرار. يتوقف التنفيذ عند تحقق أحد الشرطين التاليين:

- التنفيذ إلى أن يصبح محتوى السجل CX معدوماً;
  - التنفيذ إلى أن تصبح راية الصفر ZF مساوية الصفر.
- وي ينبغي على عنوان التكرار أن يبعد مسافة تقع بين 127 و 128 ثمانية فقط.

**مثال:**

|                      |                                  |
|----------------------|----------------------------------|
| MOV BX, OFFSET ARRAY | ; point BX at start of array     |
| DEC BX               |                                  |
| MOV CX, 100          | ; put number of elements in CX   |
| <b>NEXT:</b>         |                                  |
| INC BX               | ; point to next element in array |
| CMP [BX], OFFh       | ; compare array element with FFh |
| LOOPE NEXT           |                                  |

• رمز التعليمية: LOOPNE / LOOPNZ  
وصف التعليمية:

لهذه التعليمية اسمان: LOOPNZ و LOOPNE. وتُستخدم لتكرار تنفيذ مجموعة من التعليمات عدداً من المرات أو إلى أن تصبح راية الصفر ZF مساوية الواحد. يخزن عدد المرات في السجل CX، وينقص هذا السجل مع كل تكرار. يتوقف التنفيذ عند تحقق أحد الشرطين التاليين:

- التنفيذ إلى أن يصبح محتوى السجل CX معدوماً!
  - التنفيذ إلى أن تصبح راية الصفر ZF مساوية الواحد.
- وينبغي على عنوان التكرار أن يبعد مسافة تقع بين 127 و 128 ثمانية فقط.

مثال:

```
MOV BX, OFFSET ARRAY      ; point BX at start of array
DEC BX
MOV CX, 100                ; put number of elements in CX
NEXT:
INC BX                     ; point to next element in array
CMP [BX], 0Dh              ; compare array element with 0Dh
LOOPNE NEXT
```

#### 4-5 تعليمات المقاطة

تسمح هذه التعليمات بمقاطعة عمل المعالج، فيقفز إلى برنامج فرعي معين وينفذه، ثم يعود لمتابعة ما كان يقوم به قبل المقاطة.

• رمز التعليمية: INT  
وصف التعليمية:

يستدعي المعالج عند تنفيذ هذه التعليمية إجرائية بعيدة، يختلف عنوانها بحسب رقم النوع المحدد بالتعليمية. يؤدي المعالج عند تنفيذ هذه التعليمية المهام التالية:

- ينقص مؤشر المكدس بمقدار 2، ويدفع سجل الرايات إلى المكدس.
- ينقص مؤشر المكدس بمقدار 2، ويدفع سجل قطاع البرنامج CS إلى المكدس.
- ينقص مؤشر المكدس بمقدار 2، ويدفع انزياح عنوان التعليمية اللاحقة إلى المكدس.
- يحصل على قيمة جديدة لمؤشر التعليمات IP من موقع الذاكرة ذي العنوان:  $4 \times (\text{قيمة النوع})$ .
- يحصل على قيمة جديدة سجل قطاع البرنامج CS من موقع الذاكرة ذي العنوان:  $4 \times (\text{قيمة النوع}) + 2$ .
- يمحو كلاً من الرايتين TF و IF.

مثال:

INT 35 ; new IP from 0008Ch and new CS from 0008Eh

• رمز التعليمية: INTO  
وصف التعليمية:

إذا كانت راية الفائض مساوية الواحد، يستدعي المعالج عند تنفيذ هذه التعليمية إجرائية بعيدة لمعالجة الفائض. يؤدي المعالج عند تنفيذ هذه التعليمية المهام التالية:

- ينقص مؤشر المكدس بمقدار 2، ويدفع سجل الرايات إلى المكدس.
- ينقص مؤشر المكدس بمقدار 2، ويدفع سجل قطاع البرنامج CS إلى المكدس.
- ينقص مؤشر المكدس بمقدار 2، ويدفع انزياح عنوان التعليمية اللاحقة إلى المكدس.
- يحصل على قيمة جديدة لمؤشر التعليمات IP من موقع الذاكرة ذي العنوان 00010h.

- يحصل على قيمة جديدة لسجل قطاع البرنامج CS من موقع الذاكرة ذي العنوان .00012h.
- يمحو كلاً من الرايتيين TF و IF.

مثال:

INTO ; call interrupt procedure If OF=1

- رمز التعليمية: IRET
- وصف التعليمية:

تُستخدم التعليمية IRET في نهاية إجرائية المقاطعة لإعادة السيطرة إلى البرنامج الرئيسي. ولذا، يقوم المعالج بالعمليات التالية:

- استرجاع قيمة سجل قطاع البرنامج CS من المكدس.
- استرجاع قيمة مؤشر التعليمات IP من المكدس.
- استرجاع محتوى سجل الراييات.

مثال:

IRET ; return from Interrupt handler

## 6 تعليمات التحكم في المعالج

تقسم تعليمات التحكم في المعالج Processor Control إلى ثلاثة مجموعات فرعية، نعرضها تباعاً.

### 1-6 تعليمات الراييات

- رمز التعليمية: CLC
- وصف التعليمية:

تحمي هذه التعليمية راية الحمل CF.

مثال:

CLC ; clear carry flag

- رمز التعليمية: CLD  
وصف التعليمية:

تحمي هذه التعليمية راية الاتجاه DF. فإذا أصبحت الراية تساوي الصفر يزداد المؤشران SI و DI تلقائياً بعد تنفيذ إحدى تعليمات المحرف، مثل .MOVS, CMPS, SCAS

مثال:

CLD ; clear direction flag

- رمز التعليمية: CLI  
وصف التعليمية:

تحمي هذه التعليمية راية المقاطعة IF. فإذا كانت الراية تساوي الصفر فلن يستجيب المعالج لأي إشارة مقاطعة ترد على المدخل INTR.

مثال:

CLI ; clear interrupt flag

- رمز التعليمية: CMC  
وصف التعليمية:

تؤدي هذه التعليمية إلى استبدال القيمة المتممة لراية الحمل CF بالقيمة الحالية. فإذا كانت القيمة صفرأً أصبحت واحداً والعكس بالعكس.

مثال:

CMC ; invert carry flag

- رمز التعليمية: STC  
وصف التعليمية:

تؤدي هذه التعليمية إلى كتابة القيمة '1' في راية الحمل CF.

مثال:

STC ; set carry flag

• رمز التعليمية: STD

وصف التعليمية:

تكتب هذه التعليمية القيمة '1' في راية الاتجاه DF. فإذا أصبحت الراية تساوي الواحد، ينقص المؤشران SI و DI تلقائياً بعد تنفيذ إحدى تعليمات المخارف، مثل MOVS, CMPS, SCAS.

مثال:

STD ; set direction flag

• رمز التعليمية: STI

وصف التعليمية:

تكتب هذه التعليمية القيمة '1' في راية المقاطعة IF. فإذا كانت الراية تساوي الواحد فإن المعالج سيستجيب لأي إشارة مقاطعة ترد على المدخل INTR.

مثال:

STI ; set interrupt flag

## 2-6 تعليمات التزامن مع الإشارات الخارجية

• رمز التعليمية: ESC

وصف التعليمية:

تُستخدم هذه التعليمية في تحرير تعليمات إلى المعالج الحسابي مثل المعالج 8087. تُرمز تعليمات المعالج الحسابي على ست خانات وتتضمن في التعليمية ESC. فعندما يجلب المعالج 8086 التعليمية ESC من الذاكرة، فإن المعالج الحسابي يجلب التعليمية ذاتها ويخزنها في رتلها، لأنها يشتراك مع المعالج 8086 في المسرى. بعد تحليل التعليمية ESC، ينفذ المعالج الحسابي المهمة المطلوبة منه بحسب

الرمز المضمن في التعليمية. في حين ينظر المعالج 8086 إلى التعليمية NOP كأنها تعليمية ESC.

- رمز التعليمية: HLT  
وصف التعليمية:

تدفع هذه التعليمية المعالج 8086 إلى التوقف عن جلب المزيد من التعليمات، ولا يخرج المعالج من هذه الحالة إلا بورود إشارة مقاطعة على المدخل INTR أو المدخل NMI أو إعادة إقلاع المعالج بإشارة خارجية Reset.

- رمز التعليمية: LOCK  
وصف التعليمية:

تفيد هذه التعليمية في النظم الحاسوبية المتعددة المعالجات، تشترك هذه المعالجات ببعض الموارد المادية مثل القرص الصلب والذاكرة. وللحيلولة دون حدوث تضارب بين هذه المعالجات، يستطيع كل معالج إيقاف المورد المشترك بحيث يمكن بقية المعالجات من الوصول إليه في تلك الفترة. يتحقق إيقاف مورد ما بواسطة التعليمية LOCK.

مثال:

LOCK XCHG SEMAPHORE, AL ; XCHG needs two bus accesses  
; using LOCK prevents other microprocessors  
; from taking control between accesses

- رمز التعليمية: WAIT  
وصف التعليمية:

عند تنفيذ هذه التعليمية، يدخل المعالج في حالة رکود Idle State إلى أن تظهر إشارة على المدخل TEST، أو ورود مقاطعة NMI أو INTR. تفید هذه التعليمية في تزامن المعالج مع حوادث خارجية، مثل المعالج الحسابي.

### 3-6 تعلیمة بلا عمل

- رمز التعلیمة: NOP
- وصف التعلیمة:

تستهلك هذه التعلیمة ثلاثة أدوار من الساعة الخارجية؛ وهي تعلیمة بلا عمل، ولا تؤثر على سجل الريایات. وتفيد هذه التعلیمة، مثلاً، في تكوین حلقات التأخیر.

مثال:

NOP ; no operation instruction



## الجلسات العملية

يقسم البرنامج العملي إلى قسمين:

• الجلسات العملية على الدارات المنطقية (5 جلسات)

1 تعرف برنامج المحاكاة المنطقية

· تعيق مجموعة دوال منطقية

· إنشاء المخطط

· إجراء المحاكاة

· تحليل النتائج

2 بناء نظام تركيببي:

- جمع عددين وعرض النتائج على وحدات إظهار

· تصميم الدارة

· إنشاء المخطط

· التنفيذ والتحليل

3 بناء نظام تابعي:

- جمع عددين ثم ضربهما بعدد ثالث

· تصميم الدارة (باستخدام العدادات وسجلات الانزياح)

· إنشاء المخطط

· التنفيذ والتحليل

4-5 مسألة تتبعية متزايدة

- تحليل وتنفيذ آلة منتهية الحالات

· تصميم الدارة

· إنشاء المخطط

· التنفيذ والتحليل

## الجلسات العملية على البرمجة بلغة المجمع (6 جلسات)

### 1 تعرف ببرنامج المجمع وبرنامج التنقيح:

- كتابة برنامج يقوم بجمع قيمتين وتخزين النتيجة

· كتابة البرنامج على محرر النصوص

· تجميع البرنامج

· تنقيح البرنامج

· اختبار البرنامج

### 2 استخدام التعليمات الحسابية والمنطقية:

- كتابة برنامج لحساب الوسطي المثلث

· كتابة البرنامج

· تجميع البرنامج

· تنقيح البرنامج

· اختبار البرنامج

### 3 استخدام الرايات:

- ترتيب أرقام مخزنة في الذاكرة ترتيباً تصاعدياً

- إيجاد القيمة العظمى لمجموعة أرقام في الذاكرة

· كتابة البرنامج

· تجميع البرنامج

· تنقيح البرنامج

· اختبار البرنامج

### 4 استخدام الحلقات والشروط

- حساب الأرقام في سلسلة فيبوناتشي Fibonacci

- فحص رقم معطى لمعرفة ما إذا كان أولياً

· كتابة البرنامج

· تجميع البرنامج

· تنقيح البرنامج

· اختبار البرنامج

## 5 استخدام سلسلة المحارف

- ترتيب سلسلة محارف ترتيباً عكسيّاً

- البحث عن محرف معين ضمن سلسلة محارف

· كتابة البرنامج

· تجميع البرنامج

· تنقية البرنامج

· اختبار البرنامج

## 6 استخدام المقطاعات

- إرسال ملف معين إلى الطابعة

· كتابة البرنامج

· تجميع البرنامج

· تنقية البرنامج

· اختبار البرنامج

## المراجع

- *F. J. Hill & G. R. Peterson*, "Introduction to Switching Theory - Logical Design", John Wiley & Sons, 1980.
- *J.-P. Crestin & D. Jouan*, "Introduction à l'Etude des Systèmes Logiques". ENSTA, 1980.
- *R. E. A. Almain*, "Electronic Logic Systems". Prentice-Hall, 1989.
- *J. M. Trio*, "8086-8088 Architecture and Programming", Macmillan, 1985.
- *R. Dubois*, "Familles 8086-8088 et Z8000 et leurs Coupleurs", Eyrolles, 1985.
- *A. Osborne & G. Kane*, "Osborne 16 bit Microprocessor Handbook", McGraw-Hill, 1981.
- *H. P. Messmer*, "The Indispensable PC Hardware Book", Addison-Wesley, 1995.
- *D. V. Hall*, "Microprocessors and Interfacing - Programming and Hardware", McGraw-Hill, 1986.
- *J. P. Hayes*, "Computer Architecture and Organization", McGraw-Hill, 1986.
- *M. Tischer*, "PC Intern", Abacus, 1992.
- *M. Tischer*, "The PC Bible", MicroApplication, 1996.
- *A. Tanenbaum*, "Structured Computer Organization", Prentice-Hall, 1990.
- *J.-C. Heudin & C. Panetto*, "Les Architectures RISC", Dunod, 1990.
- Intel Databook, "Microprocessors", Vol. 1 & 2, 1991.
- Intel Databook, "Peripheral Components", 1991.
- عوض منصور، وأخرون، "البرمجة بلغة التجميع"، شبكة الكمبيوتر الشخصي - الأردن، 1991.
- محمد بشير المنجد، وأخرون، "المدخل إلى المعلوماتية"، جامعة دمشق، 1998.
- مروان زبيبي، وأخرون، "مبادئ عمل الحواسيب"، جامعة دمشق، 1998.
- كتاب مايكروسوفت لبرمجة المعايير 80386 و 80486، الدار العربية للعلوم، 1991.





مطبعة دار البياع - دهوك

سعر المبيع للطالب (١٧٥) ل.س